Интегратор

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советскнк Соцналнстическкк Республик(22) ЗаЯвлено 200278 (21) 2581726/18-24(51)М. НЛ.2 6 06 6 7/18 с присоединением заявки Мо(23) Приоритет Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 300680(72) Авторы изобретения В.Я. Голубчик и Г.Я. Голубчик Ордена Ленина институт кибернетики АН Украинской ССР(54) ИНТ)ГРАТОР Изобретение относится к области вычислительной техники и предназначено для использования н аналого-цифровых устройствах различного назначения, в частности в аналого-цифро вой вычислительной технике.Известен. интегратор по авт. св . Р 553630, содержащий первый интегрирующий усилитель, второй интегрирующий усилитель, инвертор, блок опре деления знака, блок сравнения, блок упранления, ренерсивный счетчик, цифро-управляюемую проводимость, сумматор, логический элемент И-ИЛИ, первый дополнительный инвертор, дополнительный, сумматор, второй дополнительный иннертор, дополнительный блок сравнения, первый, второй, третий, четвертый, пятый, шестой переключатели, дополнительный переключатель, 20 источники опорного напряжения.В известном интеграторе временной и температурный дрейф напряжения смещения нуля и входного тока интегрирующих усилителей, старение ком понентов (операционных усилителей, резисторов, конденсаторов) температурный гистериэис конденсаторов интегрирующих усилителей, зависимость :параметров компонентов от внешних 30 условий (температура, влажность, давление, радиация) приводит к ошибкам интегрирования, т.к. известный интегратор используется для интегрирования длительных процессови в течение процесса интегрирования какая-либо профилактическая подстройка и подрегулировка исключены. Ошибка интегрирования складывается из ошибок в определении времени переключения переключателейи ошибок в определении значения интеграла от входного сигна.ла 11 х.Целью настоящего изобретения янляется повышение точности интегрирования при воздействии дестабилизирующих факторов. Поставленная цель достигается тем, что н интегратор по авт.св.9 553630 ннедены коммутатор каналов и блок памяти напряжения ошибки, при этом один вход коммутатора каналов подключен ко нходной Йине, другой вход - к выходу логического элемента И-ИЛИ, а выход коммутатора каналов подключен ко второму входу первого интегрирующего усилителя и ко второму входу второго интегрирующего усилителя, первый вхое блока па.мяти напряжения ошибки поЛЮпочен к. ,выходам третьего и четвертого переключателей, второй вход блока памяти напряжения ошибки соединен с выходом логического элемента И-ИЛИ, а выход - с третьим входом дополнительного блока сравнения и с третьим входом блока сравненияНа чертеже представлена блок-схема интегратора.Интегратор содержит первый интегрирующий усилитель 1, второй интегрирующий усилитель 2, инвертор 3, блок определения знака 4, блок сравнения 5, блок управления б, реверсивный счетчик 7, цифро-управляемую проводимость 8, сумматор 9, логический элемент.И-ЙЛИ 10, первый дополнительный инвертор 11, дополнительный сумматор 12, второй дополнительныйинвертор 13, дополнительный блоксравнения 14, йервый, второй, третий,четвертый, пятый, шестой переключатели 15, 16, 17, 18, 19, 20, дополнительный переключатель 21, источники опорного напряжения , О 22, 23,коммутатор каналов 24,блок памяти напряжения ошибки 25, входную шину 26входного сигнала П, шину 27 выходного сигнала ПИнтегратор работает следуюцим образом.При входном сигнале О: 0 на входной шине 26 (интегратор включен) на .счетчике 7 записан код 10000,Напряжение на выходе цифро-управляемой проводимости 8 будет пропор - циЬнально произведению значения этого кода (так же как и для значениялюбого другого кода на ее входе) назначение опорного напряжения 0 цифро-управляемой проводимости 8,Напряжение с выхода цифра-управляемой проводимости 8 поступает насумматор 9, к которому для компенсации ненулевого начального значенияподключен второй источник опорногонапряжения 23.Предположим, что-, начиная с начального момента времени, входноенапряжение Пх интегрируется интегрирующим усилителем 1 или усилителем 2,что не имеет принципиального значейия). При этом на управляющих входахпереключателей 15, 18, 16 и 17 управляющий сигнал имеет такое значение,что сигнальные цепи переключателей15, 18 разомкнуты, а переключателей16, 17 замкнуты.Блок определения знака 4 по сигналам на его входе с общей точки сигнальных цепей переключателей 17, 18и инвертора 3 через управляющие входы переключателей 19, 20 замыкаетсигнальные цепи одного из этих переключателей таким образом, что на ихобщей точке получается напряжение одного определенного знака, т,е, форвмируется модуль интеграла входного напряжения П. 5 30 15 20 25 30 35 40 50 55 60 65 Через инвертор 3, восстанавливающий фазу проинтегрированного входно"го сигнала, измененную на 180 ф интегрирующим усилителем 1, проинтегрированный входной сигнал поступаетна сумматор 9, на выходе которого образуется алгебраическая сумма напряжений, поданных на его вход.Как только напряжение с общей точки сигнальных цепей переключателей.19, 20 сравнивается с первым опорнымнапряжением 04 источники 22 на входеблока сравнения 5, на его выходесформируется импульс, возбуждающийблок управления б и переводящий реверсивный счетчик 7 в ближайшее состояние по (+) или по (-) к счетнойединице в зависимости от управляющегосигнала с блока определения знака 4.В соответствии с новым кодом на выходе реверсивного счетчика 7 меняется значение напряжения на выходецифро-управляемой проводимости 8 исоответственно на выходе сумматора 9(выходная шина 27 результирующегонапряжения П ),При одновременном переключениипереключателей 15, 16, 17, 18 на время перключения прерывается интегрирование входного сигнала.Для исключения этого целесообразно организовать последовательностьпереключений переключателей следующим образом. При интегрировании входного сигнала интегрирующим усилителем 1 переключатель 16 должен начатьпереключаться раньше, чем переключатели 15, 17, 18. При интегрированиивходного сигнала усилителем 2 переключатель 15 должен начать переключаться раньше , чем переключатели 16,17, 18,Оптимальный промежуток времени,на который раньше должен начать переключаться соответствующий переключатель, 1 = 1 пер, где 1 рер - время переключения переключателя, В этомслучае к моменту начала выключения,например, усилителя 1 усилитель 2включится (т.е, включаются и выключаются сигнальные цепи переключателей 15 и 16) и за время 1 пзр, покаразомкнется сигнальная цепь переключателя 17 и замкнется цепь переключателя переключения 18, на его выходе уже будет напряжениеОхСпеюЬЦ /где 1 - постоянная времени интегрирующих усилителей 1,2.Благодаря такой последовательности переключений переключателей входной сигнал У интегрируется непрерывно. Разрыв непрерывности в общей точке сигнальных цепей переключателей17 и 18 кажущийся, так как послеокончания процесса переключения вэтой точке восстанавливается истинное значение интеграла от входногонапряжения, а ближайшее значение напряжения на выходе сумматора 9 поддерживается аналоговым запоминающимустройством, включающим в себя счетчик 7.и цифро-управляемую проводимость 8. Н 1 НхПХ- К -ПхПх= Т-ТПФ, П К Пк-- К ФПх Пх Пх Сигнал с выхода блока сравнения 14 поступает на вход блока управления 6. Блок управления б по сигналам с выходов блоков сравнения 5 и 14 через логический элемент И-ИЛИ 10 формирует необходимую последовательность управляющих сигналов переключателей 15, 16, 17, 18 с требуемыми временными характеристиками.Интервал времени 1 можно регулировать в любых пределах изменением Формирование указанной последовательности переключений с заданием необходимых интервалов времени не должно зависнуть от полярности и амплитуды входного сигнала, В противном случае устройство удастся настроить лишьдля одного какого-то определенногозначения входного сигнала,На выходе инвертора 11 Формируется всегда отрицательное значениевходного сигнала Пх. Для этого приположительном входном сигнале сигнальная цепь переключателя 21 разомкнута управляющим сигналом с блока определения знака 4, при отрицательномвходном сигнале Пхсигнальная цепьпереключателя 21 замкнута;По каналу входного сигнала Пх нашине 26 сумматор 12 имеет коэффициент передачи равный К, по каналу первого опорного напряжения с источника 22 коэффициент передачи равенединице. Напряжение на выходесумматора 12 равно - (У -К Ух), навыходе инвертора 13, формирующегонеобходимую Фазу сигнала на входеблока сравнения 14 П-К П.Докажем, что.если опорное напряжениЕ на входе блока сравнения 14равно 0 -К П, то промежуток Времени= Т-Тгде Т - время, эа которое напряжение на выходе интегрирующего усилителя 1, или 2 достигнетзначения П -КПх, не зависит от входного сигнала У. Т - время одногоцикла интегрирования, т.е. время, закоторое напряжение на выходе интегрирующего усилителя 1 или 2 изменится от нуля до У -значения опорного напряжения сравнения с выхода источника 22 на входе сравнивающегоустройства 5,ПУч Т У ТПх значения К и в том числе сделать егоравным=К Коммутатор каналов 24 поочередно подключает шину 26 входного сигнала Ох по сигналам с блока управления бЧерез логический элемент И-ИЛИ 10 кпервому или второму интегрирующимусилителям 1, 2, Один из интегрирующих усилителей 1, 2 который в данном10 цикле интегрирования интегрируетвходной сигнал, подключается к шине26, другой - отключается от шины 26.Конденсатор в цепй обратной связиотключенного интегрирующего усилите,ля 1 или 2 начинает разряжаться череззамкнутую сигнальную цепь переключателя 15 или 16, Начальное эначейиенапряжения, с которого конденсаторначнет разряжаться, известно и равнопервому опорному напряжению 0 источ 20:ника 22 на входе блока сравнейия 5,т.к, момент сравнения первого опорного напряжения на входе сравнивающе-го устройства 5 с выходным напряжениемсоответствующегоинтегрирующегоусилителя определяет конец цикла интегрирования, Постояиная времени интегрирующих усилителей 1 также известна, поэтому известнои время, эакоторое соответствующий конденсатор30 интегрирующего усилителя должен раз"рядиться до нуля,Блок управления б формирует укаэанный промежуток времени, в концекоторого размыкает сигнальную цепь35 соответствующего переключателя 15или 16.Соответствующий интегрирующий усилитель 1 или 2 переходит в режим хранения остаточного значения напряже 40 ния на конденсаторе, отличие которого от нулевого значения представляет.собой напряжение ошибки, вызванноеразличнымн дестабилизирующими факторами.Напряжение ошибки переписываетсячерез переключатель 17 или 18 в блокпамяти напряжения ошибки 25, послечего соответствующий интегрирующийусилитель 1 или 2 готов к интегрированию входного сигнала Пх на шине 2 Р,Выход блока памятинапряжения,ошибки 25 подключается ко входам блоков сравнения 14 и 5.Полярность и величина корректирующего напряжения, ошибки на входах бло"ков сравнения 14 и 5 такова, что значение напряжения огибки соответствующего интегрирующего усилителя 1 или 2;компенсируется,Таким образом поочередно измеряют 60 ся напряжения ошибки интегрирующихусилителей 1 или 2, которые в общем .отличаются друг от друга, и в те циклы интегрирования, в течение которыхсоответствующий интегрирующий усили 65 тель 1 или 2 интегрирует входной сигнал (1 х на шине 26, происходит компенсация соответствующего сигнала ошибки интегрирующего усилителя 1 или 2соответствукнаим компенсирующим напря-жением.Порядок функционирования блокапамяти напряжения ошибки 25 определяется управляющими, сигналами с блокауправления 6 через логический элемент И-ИЛИ 10,Благодаря указанной коррекции время 1 пе не зависит от влияния различных дестабилизирующих факторов. Попутно повышается точность интегрирования эа счет компенсации ошибки интегрирующих усилителей 1 или 2 навходе блока сравнения 5Использование новых элементов -коммутатора каналов, корректора ошибки выгодно отличает предлагаемый интегратор от укаэанного прототипа,т,к, исключаются ошибки интегрирования, связанные с временным и температурным дрейфом напряжения смещения"нуЛяи входного тока интегрирующихусилителей, со старением компонентов(операционных усилителей, резисторов,конденсаторов), с температурным гистериэисом конденсаторов интегрирующих усилителей, с зависимостью параметров компонентов от внешних условий (температура, влажность, давление, радиация), т.е. предлагаемый ин - тегратор самоподстраивается и самокалибруется, что принципиально важно при интегрировании длительных процессов, для интегрирования которых предназначен предлагаемый интегратор, когда профилактическая подстройка и подрегулировка исключены и (или) 5 при интегрировании относительно коротких процессов, когда присутствие оператора исключается (атомные реакторы, ракеты и другое специальное сборудоаванне) .10Формула изобретения Интегратор по авт, св. 9 553630,о т л и ч а ю щ и й с я тем, что,с целью повышения точности интегрирования при воздействии дестабилизирующих факторов, в него введены коммутатор каналов н блок памяти напряжения ошибки, при этом один входкоммутатора каналов подключен к входной шине, другой вход - к выходу логического элемента И-ИЛИ, а выходкоммутатора каналов подключен ковторому входу первого интегрирующегоусилителя и ко второму входу второго 25 интегрирующего усилителя, первый входблока памяти напряжения ошибки подключен к выходам третьего и четвертого переключателей, второй вход блока памяти напряжения ошибки соединен 30 с выходом логического элемента И-ИЛИ,а выход - с третьим входом дополнительного блока сравнения и с третьимвходом блока сравнения.744628 Бе Составитель С. ланктор В. Левятов ТехредЯ,Бирчак Коррек Макаренк Закаэ 3664/5 113 ПП Патент, г. Ужгород, ул. Проектная,филиал Тираж 751 НИИПИ Государственного по делам иэобретений и 35, Москва, Ж, РаушсПодписное омитета СССР открытий ая наб., д. 4/5