Адаптивный коррелометр

Вихх;:,) мщчщцхО П И -"ФМ-"М - Е ИЗОБРЕТЕН ИЯ Союз СоветскихСоциалистическихРеспублик(71) Заявитель(54) АДАПТИВНЫЙ КОРРЕЛОМЕТР Изобретение относится к автоматикеи вычислительной технике, в частности,к специализированным средствам, предназначенным для аппаратурного определения статистических (вероятностных)5характеристик случайных процессов,Известно устройство, содержащее аналого-цифровые преобразователи, блокуправляемой задержки, блоки управленияи формирования модуля разности, блокиформирования оценки и задания ошибки,блоки умножения и формирования задержки, схемы сравнения, ключ-вычитательнакапливающий сумматор и реверсивныйсчетчик, и позволяющее определить корреляционную функцию с адаптивным шагомпо аргументу 1.1Однако использованный в устройствепоследовательный метод существенно увеличивает необходимое время определе - э 0ния совокупности ординат оценки корреляционной функции,Наиболее близкич к предлагаемомуявляется адаптивный коррелометр, содер-,жащий первый и второй преобразователианалог-код, входы которых являются соответственно первым и вторым входамикоррелометра, выход первого преобразователя аналог-код соединен с первымвходом блока умножения, второй вход которого подключен к выходу блока памяти,первый информационный вход которого соединен с выходом второго преобразователя аналог- код управляющие входы преобразователей аналог - код и блока па- .мяти подключены к первому выходу счетчика, вход которого соединен с выходомгенератора импульсов, а второй выход -с управляющими входами первого и второго накопителей, вход первого накопителясоединен с выходом блока усреднения,первый вход которого подключен к выходублока умножения, а второй - к выходупервого накопителя, ко входу экстраполятора и к первому входу блока определения погрешности, второй вход которогосоединен с выходом экстраполятора, выход блока определения погрешности под45 0 ключен к первому входу блока сравнении,второй вход которого соединен с выходом блока задания погрешности, выходблока сравнения подключен к первомувходу первого сумматора, второй входкоторого соединен с выходом второго накопителя, вход которого подключен к выходу первого сумматора (2В указанном устройстве определмие корреляционной функции идет с адаптивным 1 Ошагом по аргументу, однако кажаая ораината формируется из некоррелированныхвыборок, идущих с интервалом времени,кратным периоду выборок второго преоб-разователя аналог-код, При фиксированном времени анализа, дискретизация входных сигналов с укаэанным периодом приводит к увеличению статистической погрешности оценки корреляционной функции посравнению с дискретизацией через меньший интервал времени, В то же время внекоторых аналогичных устройствах содержатся два накопителя, преобразовательаналог-код, блок умножения и усреанитель - коммутатор, преобразователь коп 25аналог и блок индикации. Наличие первого накопителя (запоминающего устройства), соединенного входом с выхоаом первого преобразователя аналог-коа,а выходом со входом умножителя, поз 30воляет устройству, начиная с некоторогомомента, увеличивать шаг поаргументукорреляционной функции,Однако непосредственное использование накопителя выборок исследуемого35процесса в устройстве, определяющем корреляционную функцию с адаптивным шагом по аргументу, приводит к необходимости обработки всех ( И ХМ ) ординат,40хранящихся в этом накопителе (МмаКсимальное число квантов шага задержки М Ъ 1), что в свою очередь приводит в конечном счете к увеличению времени опроса, т, е, к снижению быстро"действия устройства,Цель изобретения - повышение быстродействия устройства,Укаэанная цель достигается тем, чтов адаптивный коррелометр введены дополнительнБй счетчик, второй и накапливающий сумматор, первый вход которого соединен с выхоаом второго накопиеля, а выход подключен к первомувходу второго сумматора, выход которо 55го соединен со вторым информационнымвходом блока памяти, второй вход второго сумматора подключен к выхоау дополнительного счетчика, вхоа которого объеаинен со вторым входом накапливающегосуМматора и попключен к первому выходусчетчика,Наличие аанной совокутшости узлов иих связей позволяет организовать считывания из запоминающего устройства Ивыборок исслеауемого процесса вместо( Ю ХМ), что повьпиает быстродействиеустройства.На чертеже преаставлена структурная схема предлагаемого коррелометра,Адаптивный коррелометр содержитпреобразователи 1 аналог-код, блок2 памяти, блок 3 умножения, блок 4 ус -реднения, накопитель 5, экстраполятор 6,блок 7 определения погрешности, блок 8сравнения, блок 9 задания погрешности,сумматор 10, накопитель 11, счетчик( делитель) 12,генератор 1 3 импульсов,накапливающий сумматор 14, счетчик 15,сумматор 16, Выходы преобразователейаналог-коп 1 соепинены соответственнос первым входом блока 2 памяти и вторым входом блока 3 умножения, первыйвход которого соединен с выходом блока2 памяти, а выход - с первым входом.блока 4 усреднения, выход которого поп -ключен к первому входу накопителя 5, выходом соединенного со вторым входом .блока 4 усреднения, со вхопом экстраполятора 6 и первым входом блока 7 определения погрешности; выход экстраполятора 6 подключен ко второму вхопу бл ока 7 определения погрешности, выходкоторого соединен с первым входом блока 8 сравнения, второй вход блока 8 сравнения подключен к выходу блока 9 задания погрешности, а выход - к первомувходу сумматора 10; выход сумматора10 соединен с первым входом накопителя 11, выход которого подключен ко второму входу сумматора 10; вторые входынакопителей 5 и 11 соединены с первымвыходом счетчика (делителя) 12, входкоторого подключен к выходу генератора13 импульсов, а второй выход - ко вторым вхопам преобразователей аналог -код 1 и блока 2 памяти; вход счетчика15 и первый вход накапливающего сумматора 14 соединены со вторым выходомсчетчика (делителя) 12, а второй вхоанакапливакнцего сумматора 14 - с выхо -дом накопителя 11, выходы счетчика 15и накапливающего сумматора 14 подключены соответственно к первому и второму входам сумматора 16, выход которого соединен с третьим входом запоминающего устройства 2, Первые входы пре 732887АЯ.ЧЛ=А(См 1-А(Сч 1, (2) где А(Ъ.Ч)- выходной код сумматора 16;А(См)- выходной код накапливаю 40щего сумматора 14;А(СЧ)-выходной код счетчика 15,Считывание информации происходит после окончания импульса записи в течение всего цикла выборки, причем пля45 считывания из соответствующей ячейки достаточно сформировать соответствующий ей адрес (ЗУ). Таким образом, в начале цикла выборки ( ЬС ) производится запись новой выборки в блок 2 памяти по апресу (-А(СЧ 1), так как (А(Ст) )=О, а далее в течение цикла производится считывание, Отрицательные адреса интерпрети руются сумматором 16 как пополнение до 2 ( р - число разрядов счетчика 15Ри накапливающего сумматора 14, 2 =К), аналогично обычному преобразователю 50 55 образователе й 1 анм ог - код подключеныко входам коррелометра.Лля функционирования предлагаемогоустройства в режиме коррелированной выборки необходимо чтобы период Ь следования импульсов запуска преобразователей 1 аналог-код, поступающих со второго выхода счетчика (делителя) 12,равный шагу дискретизации корреляционной функции по аргументу (цикл выборки), 1 Обыл больше операционного цикла Ю 1 устройства, За время 8, таким образом,оказываются сформированными по-ойвыборке все Ь ординат функции,В начале цикла выборки ( АС ) блок2 памяти и связанные с ним счетчик 15и сумматоры 14 и 16 функционируютследующим образом, Одновременно с запуском преобразователей 1 и поступлением импульсов со второго выхода счет -чика (делителя) 12 происходит установка в начальное состояние накапливающего сумматора 14 (по первому вхопу),занесение импульса в счетчик 15, что25вызывает увеличение его содержимого наединицуи запись в запоминающее устройство 2 числа К, поступившего наего первый вход с выхода преобразователя 1,30Запись и считывание в блоке 2 памя -ти происходит по двоичнопредставленномуадресу, поступающему на третий (адрес.ный) вход с выхода сумматора 16,отрицательного числа из прямого ягодав дополнительный(Д й.Ч.)при Д(.Ча, ) А(ЪЧ)= 32 Р- А(Ъ Ч.)ь 1 ц, А(Ъ У.) ОТогда запись на протяжении 1 циклов выборки производится в ячейки блока 2 с последовательно уменьшающимися адресами, например от идо 0 ( -01, -10,-11,. 11,10,01,00). Считывание в данном цикле выборки происхопит по возрастающим адресам (за счет накопления сумматором 14 копов, поступающих на его второй вход с выхода второго накопителя 11), начиная с (-А(Сч) ), например к,00, 01, 10, 11 и т. д, формирование Д(ЗУ) в соответствии с (2) и (3) дает возможность организовать циклическое обращение по адресам, когда за адресом х -1 при возрастании апреса идет адрес О, а при уменьшении за адресом 0 идет адрес 1-1,В блоке 2 памяти выполняются операции преобразования адресов, записи и считывания аналогичной последовательности чисел,. При считывании по произвольному адресу приращение кода, адреса в данном операционном такте бои по сравнению с предыдущим тактом, равно коду, пришедшему с накопителя 11 на второй вход накапливающего сумматора 14 к соответствующему Ь 7.Ъ 1 -ом операционном такте на первый вход блока 3 умножения приходит выборка Хс выхода блока 2 памяти и выборка 1. с преобразователя 1 аналог - код. Задержка между перемно - жаемыми выборками равна 1 ьС, Произведение поступает на первый вход блока 4 усреднения, а с его выхода - на пер - вый накопитель 5, своим выходом связанный со вторым входом блока 4 усреднения, В образованном блоком 4 усреднения и накопителем 5 кольце осущест - вляется так называемое накопление по индексу, или синхронное накопление, Результат усреднения - значение корреляционной функции по-ым выборкам Я (1 ах) - записывается и 1-ую ячейку накопителя 5 вместе Р ( 1 АС ) - значения функции по 5 -1 выборкам. Сдвиг информации в накопителе 5 осуществляется импульсами с первого выхопа счетчика (делителя) 12 иду 1 цими с периодом, равным 60/5 Филиал ППП "Патент, г. Ужгород, ул. Проектн 55/11 ЦНИИПИ по и 113035, Тираж 751 осударственного клам изобретений Москва, Ж-З 5, Р Подписноеомитета СССРоткрытийушская наб