Устройство для подавления пассивных помех

Союз Советских Социалистических Республик(23) ПриоритетОпубликовано 30.0980, Бюллетень М 9 36Дата опубликования описания 300980 0 01 5 7/36 Н 04 В 1/10 Государственный комитет СССР по делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ ПОДАВЛЕНИЧ ПАССИВ 11.1 ХПОМЕХ Изобретение относится к радиолокации и может использоваться в когерентно-импульсных радиолокационных станциях для подавления мешающих отражений от перемещающихся под дей ствием ветра дипольных отражателей.По основному авт.св, 9 578781 известно устройство для подавления пассивных помех, содержащее накопитель, два канала, ка;кдый из которых содер жит последовательно включенные Фазовый детектор, аналого-циФровой преобразователь, блок памяти, сумматор, второй вход которого соединен с выходом аналого-циФрового преобразователя, и последовательно включенные основной блок усреднения и пере- множитель, причем выход перемножителя каждого иэ каналов соединен с соответствующим входом блока вычита О ния, выход гетеродина соединен с первым входом фазового детектора первого канала непосредственна, с первым входом фазового детектора второго канала через фазовращатель, а 25 вторые входы фазовых детекторов соединены между собой, весовой блок, циФроаналоговый преобразователь и по одному дополнительному блоку усреднения в каждом иэ каналов, при этом выход 3 О. аналого-циФрового преобразователя каждого из каналов через соответствующий дополнительный блок усреднения соединен с вторым входом пере- множителя другого канала, выход блока вычитания через весовой блок соединен с входом накопителя, выход которого через цифроаналоговый преобразователь соедйнен с управлягим входом гетеродина, а выход блока памяти каждого иэ каналов соединен с входом основного блока усреднения соответствующего канала.Однако известное устройство имеет недостаточную точность и быстродействие компенсации доплеровской скорости помехи.Цель изобретения - повышение точности и быстродействия компенсации доплеровской частоты помехи.Для этого в предлагаемое устройство для подавления пассивных помех введен дополнительный сумматор и вычислитель,а в каждый из каналов до" полнительный перемножитель, при этом выход блока вычитания соединен с входом весового блока через вычислитель, второй вход которого соединен с выходом дополнительного сумматора, а в каждом иэ каналов,выходы основного и дополнительного блоков усреднения соединены соответственно с первым и вторым входами дополнительного перемножителя, выход которого соединен с соответствующим входом дополнительного сумматора.Кроме того, вычислитель выполнен в виде последовательно включенных первого накопителя, блока деления и Функционального преобразователя, при этом второй вход блока деления соединен с выходом второго накопителя, входы первого и второго накопителей являются соответственно первым ивторым входами вычислителя,выходом которого является выход Функционального преобразователя, вычислитель может. быть выполнен в виде последовательно включенных сумматора, первого ключа и элемента ИЛИ, второй вход которого через второй ключ соединен с первым входом сумматора, а второй вход первого ключа соединен с выходом инвертора, вход которого соединен с вторым входом второго ключа, при этом первый и второй входы второго ключа являются соответственно первым и вторым входами вычислителя, выходом которого является выход элемента ИЛИ; кроме того, в устройство введен весовой блок, включенный между входом инвертора и входом сумматора.На Фиг, 1 приведена структурная электрическая схема предложенного устройства;на Фиг. 2,3,4 - возможные варианты структурных электрических . схем вычислителей; на Фиг. 5 и б приведена зависимость 1, ЬУ ) для различных вариантов построения вычислителя.Устройство для подавления пассивных помех содер:кит накопитель 1, два канала, каждый из которых состоит из Фазового детектора 2 или 3, аналого-циФрового преобразователя 4 или 5,блока б или 7 памяти, сумматора 8 или 9, основного блока 10 или 11 и перемножителя 12 или 13, блок 14вычитания, гетеродин 15, Фазовращатель 16, весовой блок 17, циФроаналоговый преобразователь 18, по одному дополнительному блоку 19 или 20 усреднения в каждом из каналов, вычислитель 21, дополнительный сумматор 22 и по одному дополнительному перемножитело 23 или 24 в каждом из каналов.Блок 6 памяти и сумматор 8,а также, блок 7 памяти и сумматор 9 образуют череспериодные компенсаторы 25.Вычислитель 21 (см. Фиг. 2) содержит накопители 26, 27, блок 28 деления и Функциональный преобразователь 29.Вычислитель 21 (см. Фиг.3) содержит сумматор 30, ключи 31 и 32, инвертор 33 и элемент ИЛИ 34. Вычислитель 21 (см. Фиг, 4) содержит сумматор 30, ключи 31 и 32, инвертор 33, элемент ИЛИ 34 и дополнительно введенный весовой блок 35.Устройство работает следующим образом. Квадратурные составляющие полезного сигнала и пассивной помехи или только одной помехи с выходов Фазовых детекторов 2 и 3 поступают в аналогоциФровые преобразователи 4,5, где квантуются по времени и амплитуде, в результате чего в каждом элементе разрешения по дальности образуется И-разрядное кодовое слово. Если помеха не имеет доплеровской или иной какой-либо модуляции, то на выходе череспериодных компенсаторов 25 она подавляется. Если же источник помехи движется, то квадратурные составляющие помехи оказываются промодулированными с частотой Доплера и череспериодными компенсаторами 25 практически не подавляются. Компенсация доплеровской скорости осуществляется путем автоподстройки частоты опорного колебания Фазовых детекторов 2, 3. С этой целью циФровые коды с выхода аналого-цилровых преобразователей 4, 5 и блоков б, 7 памяти поступают в блоки 10, 11, 19 и 20 усреднения, в которых осуществляется накопление помехи в нескольких смежных элементов разрешения по дальности, что позволяет исключить влияние сигнала от движущейся цели, занимающего в отличие от протяженной помехи один элемент разрешения по дальности. При этом на выходах блоков 19, 20 усреднения, образуются величины, соответствуощие текущему зондированию, а на выходах блоков 10, 11 усреднения - предыдущему зОндированию, т.е. задержанные на период повторения. Незадержанные величины одного квадратурного канала и задержанные величины другого квадратурного канала и наоборот попарно перемножаются в перемножителях 12, 13. На выходе блока 14 выитания образуется разность этих произведений. НезадЕржанные и задержанные величины каждого квадратурного канала попарно перемножаются в пере- множителях 23, 24, На выходе сумма 55, тора 22 образуется сумма этих произведений. Поскольку задерканные и незадержанные величины соответственно на выходах, блоков 10, 11 и 19, 20 усреднения несут инФормацию о доплеровской модуляции помехи, то величины А и В соответственно на выходах блока 14 вычитания и сумматора 22 оказываются функциями доплеровскогогде О - амплитуда помехи;Г - доплеровская частота поЭмехи.В вычислителе 21 осуществляется вычисление величины дУили вели чины, пропорциональной дУ . В весовом блоке 17 эта величина подвергается умножению на весовой коэффициент, величина которого влияет на динамические свойства флоктуационной ошибки автоподстройки частоты опорного сигнала. Введение весовой Функции позволяет обеспечить на первых тактах безынерционную работу устройства по отношению к регулярной составляющей доплеровской скорости помехи и уменьшить фл:октуационную ошибку на последу 1 ощих тактах работы. При этом изменение весовых коэффициентов должно быть согласовано с началом поступления помехи в устройство. Последнее предполагает, что этот начальный момент либо известен заранее, либо Фиксируется специальным устройством. ЗО при В ,0при ВС 0 При отсутствии нормировки амплитуды помехи в приемнике вычислитель 21 выполняется по структурной электрической схеме, приведенной на фиг. 4, где в отличие от схемы на Лиг. 3 введен весовой блок 35, осуществляющий умножение величины В на два (путем сдвига ее кода на один разряц вправо). В сумматоре 30 происходит суммирование модулей поступающих чисел с последующим присвоением полученной сумме зчака величины А 1. сдвига фазы помехи д за 1 -тыйпериод повторения Т: Ь -3 61 ПЬРк=О БП ТВ=Осоьд Р:Усоь гй Р т, Практически зафиксировать момент поступления помехи не всегда представляется возможным особенно в системах с непрерывным (линейным) сканирование антенного луча. В этом случае 35 необходимо устанавливать постоянное значение весового коэффициента, выбираемого из условия обеспечения задачной флюктуационной ошибки. При этом по отношению к регулярной составО ляющей устройство становится инерционным. Влияние инерционности на работу устройства будет, меньшим, если в накопителе 1 поступающие с выхода весо-.". вого блока 17 величины накапливаются вдоль развертки по дальности. Тогда 45 уже в течение второго зондирования будет обеспечена компенсация доплеровской скорости помехи. При дискретном сканировании антенного луча накопление необходимо производить 50 раздельно по каждому элементу или группе элементов разрешения по дальности с последующим раздельным хранением:накопленных сумм в ячейкахпамяти накопителя 1. В цифроанало говом преобразователе 18 поступающие с накопителя 1 суммы преобразуются в постоянное напряжение, которое поступает на перестраиваемый гетеро дин 15 и осуществляет перестройку частоты опорного колебания фазовых детекторов 2, 3 пропорционально поступающим с накопителя 1 суммам.Вычислитель 21 (фиг. 2) работает . следующим образом,Накопители 26, 27 осуществляют скользящее вдоль дальности равновесное суммирование Н значений А и В. Функциональный преобразователь 29 реализует вычисление арктангенса выходной величины блока 28 деления. На выходе вычислителя 21 в конечном счете образуется величина: Накопление й значений А и В снижает влияние флюктуаций амплитуды помехи О. В результате деления происходит нормировка поступающих данных относительно величины О. А вычисление .арктангенса обеспечивает прямопропорциональчую зависимость ме.кду оценкой ЬУ и истинной величиной доплеровского сдвига помехи, Все эти факторы приводят к повышению точности и быстродействия компенсации доплеровской скорости помехи.При наличии амплитудного ограничителя на выходе приемника помеха, поступающая на вход предложенного устройства, имеет нормированную амплитуду (О = 1), и вычислитель 21 с учетом того, что в этом случае )А 1) 1, можетбыть выполнен на более простых элементах (фиг. 3).В сумматоре 30 происходит суммирование цифры 2 с обратным кодом модуля А 1, с последующим присвоением полученной разности (2-)А) ) знака величины А. Клочи 31, 32 управляются знаковым разрядом величины В 1 . при положительной величине Вк открывается ключ 32, а при отрицательной ключ 31. При этом на выходе вычислите- ля образуется величина На фиг. 5 приведена зависимость 1(ЬУ 1 ) (кривая 1), Как видим, по сравнению с зависимостью для А 1 полученная зависимость позволяет повысить быстродействие автокомпенсациипри 1 дК) 7 ЪРНа выходе вычислителя 21 теперь образуется величина,( )= А при В) 0 ф" КодЩ) при ВО Зависимость Г( Ь 1 ) (кривая 1) прнведена на фиг. б. Полученная зависимость также позволяет повысить быстродействие автокомпенсации.Формула изобретения1. Устройство для подавления пассивных помех по авт.св. 9 578781, о т л и ч а ю ш е е с я тем, что, с целью повышения точности и быстродействия компенсации доплеровской частоты помехи, введен дополнительнь 1 й 15 сумматор и вычислитель, а в каждый из каналов - дополнительный пере- множитель, при этом выход блока вычитания соединен с входом весового блока через вычислитель, второй Щ вход которого соединен с выходом дополнительного сумматора, а в каждом из каналов выходы основного и дополнительного блоков усреднения соединены соответственно с первым и вторым входами дополнительного перемножителя, выход которого соединен с соответствуюцим входом дополнительного сумматора. 8 2, Устройство по п,1, о т л и ч а ю щ е е с я тем, что вычислитель выполнен в виде последовательно включенных первого накопителя, блока деления и функционального преобразователя, при этом второй вход блока деления соединен с выходом второго накопителя, входы первого и второго накопителей являются соответственно первым и вторым входами вычислителя, выходом которого является выход функционального преобразователя.Ю3, Устройство по п,1, о т л и ч а ю Ш е е с я тем, что вычислитель выполнен в виде последовательно вклю-) ченных сумматора, первого ключа и элемента ИЛИ, второй вход которого через, второй ключ соединен с первым входом сумматора, а второй вход первого ключа соединен с вы - ,ходом инвертора, вход которого соединен с вторым входом второго ключа, при этом первый и второй входы второго ключа явля зтся соответственно первым и вторым входами вычислителя, выходом которого является выход элемента ИЛИ.4, Устройство по п,З, о т л и ч а ю ш е е с я тем, что введен весовой блок, включенный между входом инвертора и входом сумматора.687941 Рие.4 Гд 6 Составитель А. Меньшиковактор Е, Иесропова Техред А, Ач Корректор М. Пожо Подписнота СССР Зака к илиал ППП фПатентф, г. ужгород, ул. Проектна 230/54 тираж ВНИИПИ Государстве по делам изобре 113035, Москва, Ж