Цифровой коррелятор

ОПИСАНИЕИЗОЬРЕтЕНИЯ 6669 Саеоз Советскик Социалистических Республик(22) Заявлено 131276 (2) 2428788/18-24с присоединением заявки РЙ(4 э) Дата опубликования описания 0612.7(51) М. Кл.06 Г 15/ Государст вен ээ й эмите Совета Миэнсзрэв ССС но велав изобретений н этэрыэнй(54) ЦИФРОВОЙ КОРРЕЛЯТОР Изобретение относится к специализированным средствам цифровой вычислительной техники и может быть использовано при измерении Функции корреляции случайных сигналов в режи ме эксперимента по дискретным временным выборкам наблюдаемых сигналов.Известен коррелятор-аналог 11 э содержащий запоминающую ячейку, квантователь, промежуточное запоминающее Ю устройство, блок умножения, элемент ИЛИ, два ключа, три тактовых генератора, управляющий триггер, коммутатор и ряд интеграторов.Недостатком этого коррелятора явля-Ь ется то, что он требует увеличения времени измерения корреляционных Функций, так как при его работе осуществляется предварительное запоминание ряда отсчетов входного сигнала, а 20 затем происходит процесс их обработки арифметическими узлами. Во время работы арифметических узлов часть сигнала не используется.Наиболее близок по построению вы- Ж сокоточный динамический цифровой коррелятор 12, содержащий аналого-цифровой преобразователь, информационный вход которого является входом коррелятора, а выход подключен к первым ЗО входам блока умножения и коммутатора, выход которого подключен к первому входу первого блока памяти, выход которого соединен со вторым входам коммутатора, блок управления, первый выход которого соединен с управляющими входами аналого-циФрового преобразователя и с третьим входом коммутатора, второй выход блока управления соединен с первым входом второго блока памяти, выход которого подключен к первому входу сумматора, второй вход которого соединен с выходом блока умножения, выход сумматора подключен ко второму входу второго блока памяти.Недостатком динамического цифрового коррелятора является его относительно низкое быстродействие, огранэ- чиваемое скоростью работы узлов арифметики. Так, при числе точек измерения корреляционной функции равном 200 и частоте запуска аналого-цифрового преобразователя 10 кГцэ время получения одного частного произведения и его суммирования с предыдущими равно 0,5 мкс, что является пределом для современных интегральных схем, Низкая частота квантования исследуемого сигнала приводит к сужению эастатнога диапазона сигнала, исследуе- МОГО коРРелнтОРОм,Цельк изобретения является повышение быстродействия цифрового корре.лятора и, следовательно, расширение частатнага диапазона исследуемых сигналов.Эта цель достигается тем, что в5циФровой коррелятор введен блок моди.Фикации адреса и ключ, первый входкоторого соединен с третьим выходомблока управления, а второй - с выходом коммутатора, выход ключа соединен 10са вторю входом блока умножения,вход блока модификации адреса подключен к четвертому выходу блока управления, а выход блока модификации адреса соединен со вторьм входом перво- )5га блока памяти.Функциональная схема коррелятораприведена на чертеже. Корреляторсодержит аналого-цифровой преобразователь 1, блок умножения 2, сумматор 03, первый и второй блоки памяти 4, 5,коммутатор 6, блок управления 7, ключ8 и блок модификации адреса 9,на информационный вход аналогоциФрового преобразователя 1 подаетсяисследуемый сигнал. Выход аналогоцифрваго преобразователя 1 соединенс первым информационным входом коммутатора 6 и через блок 2 умножителяс первым входом сумматора 3. Второйвхац сумматора 3 соединен с выходомвторого блока 5 памяти, а выход сумматора 3 - с информационным входомпоследнега. Управляющий вход аналогоцифрового преобразователя 1 соединенс первым выходом блока 7 управления 85и с управляющим входам коммутатора6, второй информационный вход которогосоединен с выходам первого блока 4 памяти, и выход которого - с информациОнньм входам паследнегО. ВыхОд ключа 8 соединен са вторым входом блока2 Умножения, Информационный вход кНОча 8 соединен с выходом коммутатора6, а управляющий вход - с четвертымвыходом блока 7 управления, Второй выход блока 7 соединен через блок 9модификации адреса с управляющим входам первого блока 4 памяти, а третийвыход - с управляющим входам второгоблока 5 памяти.Устройство работает следующим образа, 50В блок управления вводится значение верхней граничной частоты исслЕду.емога сигнала,Допустим, что шаг дискретизациислучайного сигнала й 1 равен шагудискретизации корреляционной Функцииь Й, который связан со значением верхней граничной частоты т иссле 1 дуемоВга сигнала соотношением ЬГ = р-у -(где К - коэффициент, зависящий отпогрешности аппроксимации корреляционной функции), Обозначим через Ф,время Оабать 1 арифметических УэлОВ ПО 65 получению одного частного произведения и его суммированию с суммой предыдущих частных произведений-, а через Ь и - минимальное время, необходимое для проведения всех операций после получения 1 -го отсчета входного сигнала, т.е.ЛС =Ымин о Далее за 1 в примем значение верхнейограничной частоты, соответствующейОМИНРассмотрение работы коррелятора начнем со случая, когда входной сигнал имеет верхнюю граничную частотуменьшую или равную 1 . Тогдавшаг дискретизации входного сигнала Ь 1 3 М,н.ПО команде блока 7 управления по четвертому выходу ключ 8 закрыт, а по командам с первого выхода в первый блок 4 памяти, имеющий и ячеек, начинают записываться ( и -1) отсчетов входного сигнала через коммутатор б. Сначала производится запись в первую ячейку блока 4, которая находится на ега выходе (пусть это отсчет входного сигнала с индексам 1 - о + 1), затем во вторую ячейку (атсчет с индексом 1 - и + 2) и т.д. В П) ячейку записывается отсчет с индексом 1 - 1. Когда происходит 1 -й отсчет случайного сигнала, который записывается в П -ю ячейку первого блока 4 памяти, коммутатор 6 переключается, и на информационный вход ключа 8 поступает отсчет)(; , (,хранящийся в выходной ячейке первого блока 4 памяти, От-. крывается ключ 8 командой с четвертога выхода блока 7 управления и отсчет Х; и + поступает на второй вход блока 2 умножения, на выходе которого получается частное произведение сомножителей с индексами 1 и 1-И+1, т.е. между сомножителями существует временной сдвиг (П) А 1 Это частное произведение записывается во второй блок 5 памяти. Затем па командам блока 7 управления со второго и третьего выходов начинают синхронно изменяться адреса считываемых ячеек в блоках 4, 5 памяти. При этом на первый блок 4 памяти команды с блока 7 управления поступают через блок 9 модификации адреса, который в случае построения блоков памяти как ОЗУ (например, на интегральных микросхемах) состоит из двух счетчиков: счетчика адреса записи и счетчика адреса считывания, Счетчик адреса записи изменяет свое состояние на единицу при каждой команде на запуск аналого-цифрового преобразователя 1, Счетчик адреса считывания в случае, когдатв й 1 в изменяет последовательно свое состояние от максимального до нуля межуу командами на запуск аналого-цифровога преобразователя 1, В случае, кагВоюа 1 в 1 В, счетчик адреса считывания изменяет свое состояние последовательно на единицу между номандамн запускааналого-цифрового преобразователя 1, и на дне единицы прн запуске последнего. С первого блока 4 памяти через коммутатор б и ключ 8 на второй вход блока 2 умножения поступает отсчет с индексом - и + 2, который перемножается с-м отсчетом и полученное частное произведение Х, Х; и+гс вре менным сдвигом между сомножителями (и -2)Ь 1 суммируется с суммой предыдущих частных произведений с таким же сдвигом между сомножителями, поступившей иэ второго блока 5 памя ти, Нонан полученная сумма записынается во второй блок 5 памяти по старому адресу, Процесс повторяется до полу- чения И частных произведений, сдвиг между сомножителями которых изменяет ся от (и-) Ь 1 до нуля.После получения всех частных произведений ключ 8 закрывается, и происходит 1 +отсчет входного сигнала, который через изменивший свое состояние по команде с первого выхода блока 7 управления коммутатор б записывается в перный блок 4 памяти на место самого давнего отсчета Х;Затем начинается операция получения частных произведений, начиная с отсчета, хранящегося во второй ячейке первого блока 4 памяти. Этот отсчет с индексом -и+ 2 в блоке 2 перемножается с отсчетом4 и полученное частное произведение ХХ; и с вре менным сдвигом между сомножйтелями (тт) Ь 1 суммируется в сумматоре 3 с суммой предыдущих частных произведений с таким же временным сдвигом, которая поступила из второго блока 5 памяти, и т.д.Рассмотрим раббту коррелятора в случае, когда верхняя граничная частота исследуемого сигнала 1 н большеВг1 в . Шаг дискретизации входного сигнала Ь 1 г, равный шагу дискретизации кОРРелЯЦЙОнной функЦии ЬГг, причем г Х Е бУдет меньше Й , ПтоВги за время Ьт. не могут быть получены все и частных произведений.Пусть Ьг таково, что эа время Ь 1 г могУт бйть полУчены только И45 частных произведений, т.е. Ь. =г 1,.Поскольку Ьц=Ио Ьо="вмин Вав,то С = Так как и,= и ь 1 =Ьгг -Ьгик 1 о "в1 вото и= ивгПо установленному значению верхней граничной частоты 1 в, блок 7 управления определяет число и.В первый блок 4 памяти записывается (и-) отсчетон входного сигнала. Затем происходит 1 -й отсчет входного сигнала, который записывается в и -ю ячейку блока 4, коммутатор б переключается и на информационный вход ключа 8 поступает отсчет Х; и , хранящийся в выходной ячейке йервого блока 4 памяти. Открывается ключ 8, ина выходе блока 2 умножения получается частное произведение Х, Х; и+ свременным сдвигом между сомножителями (и-) Ь 1. ЭТО частное прОизведение записывается во второй блок 5памяти. Затем начинают синхронно(и-) раз изменяться адреса считываемых ячеек в блоках 4 и 5 памяти,в результате чего будут получены(И -1) частных произведений (от Х;Х;до Х , , ) с временными сдвигамимеждУ сомножителЯми от (и)ь 1 гдо(и-и)ь,.после получения и, частных произведений ключ 8 закрывается,переключается коммутатор б и производится ( 1) отсчет входного сигнала, который записывается на местосамого давнего отсчета, н данном случае на место отсчета Х, , в первуюячейку первого блока 4 памяти. Затеюключ 8 открывается, а коммутатор бвновь переключается. Блок 9 модификации адреса по команде со второго выхода блока 7 управления устанавливаетадрес считываемого с первого блока 4памяти отсчета входного сигнала. Однако, это будет на следующий адрес после и а увеличенный на единицу.Благодаря этому на входах блока 2умножения будут сомножители с индексами 1-и -и 2 и 1, временной слвигмежду которыми состанит (И И) ЬЭто частное произведение н сумматоре3 складывается с суммой предыдущихчастных произведений сомножителей,имеющих такой же сдвиг, считанной изсоответствующей ячейки второго блока5 адрес которой изменился на единицу. Затем получается частное произведение Х Х.(нременной сдвиги ) г и тедеОчевидно, что эа ввходных отсчетов будут получены частные произведения сомножителей, временной сдвигкотоРых изМенЯетсЯ от (и-) Ь 1 г Донуля, После этого будет проиэнеден(1+ в ) -й отсчет входного сигнала ии,начнется вычисление новых и частныхпроизведений.Работа коррелятора описана дляслучая использования в качестве блоков 4, 5 памяти оперативного запоминающего устройства, выполненного, например, на интегральных элементах.Однако, в качестве блоков памяти запоминающих устройств может использоваться регистр сдвига. При этом регистр сдвига, используемый в качест"ве блока 4, должен иметь кроме последовательного информационного входа лпараллельных информационных входов,Блок 9 модификации адреса будет в этомслучае выполняться как коммутатор свыходами, изменяющий адрес запи)сывающей ячейки на и, единиц при каж)д 1 1- П + б; 1- О4; 1 - П+ 3; ) - П + 2 1- П+ 7; 1- О+6 71 дом запуске аналого-цифрового преобразователя 1. Работа коррелятора в этом случае ясна из рассмотрениял. 1 для в = тв и табл, 2 д 1 я ) 1 в Табл. 2 составлена для О 1 = 3, Прочерки в графах сомножители и временной сдвиг означают, что при соответствующих сдвигах ключ 8 закрыт и на выходе блока 2 умножения частное произведение равно нулю. 1-о з; 1; ог;1-и+1;1 "1-п+5 1" П Ф 41-О+3 1-о+Я)-ОФ 1.) уа.т. йБлагодаря такому построению коррелятора появляется возможность измерения корреляционной функции случайных сигналов с шагом дискретизации,меньшим Ьт. , что было невозможнов корреляторе, выбранном н качествепрототипа,Минимальный шаг дискретизации уменьшается в о раэ и становится равным ьг) что принодит к увеличениюверхней граничной частоты исследуемыхсигналов в о раз, по сравнению с 1 в .во636619 Формула изобретения Составитель В. ЖиТехред Э.Чужик нский КорооЛ,дактоо Б. Ге ценко Тираж 784твенного комитета С1 елам изобретений ива ЖРаушская Заказ 6942/39 ЦНИИПИ Гос еров С Подлисета Микиткрытий 13035 45 илиал ППП Патент, г. Ужгород, ул. Проектная,Цифровой коррелятор, содержащий аналого-цифровой преобразователь, информационный вход которого является входом коррелятора, а выход подключен к первым входам блока умножения и коммутатора, выход которого 5 подключен к первому входу первого блока памяти, выход которого соединен со вторым входом коммутатора, блок управления, первый выход которого соединен с управляюцими входами ана лого-цифрового преобразователя и с третьим входом коммутатора, второй выход блока управления соединен с первым входом второго блока памяти, выход которого подключен к первому 15 входу сумматора, второй вход которого соединен с выходом блока умножения, выход сумматора подключен ко второму входу второго блока памяти, о т л ич а ю ш и й с я тем, ч о, с цельюповышения быстродействия цифровогокоррелятора, в него введен блок модификации адреса и ключ, первый входкоторого соединен с третьим выходомблока управления, а второй - с выходом коммутатора, выход ключа соединенсо вторым входом блока умножения,вход блока модификации адреса подключен к четвертому выходу блока управления, а выход блока модификации адреса соединен с вторым входом первогоблока памяти. Источники информации, принятые вовнимание при экспертизе:1. Авторское свидетельство СССР9 304606, кл. 606 Г 15/34, 1970,2. Патент США В 3717756 НКИ 236181, 1975.