Устройство управления периферийной системой

хе ссбОя,тАу 1 ЪЕАТЕИТ 1:т.,- ." р.,бтсгЛбибпиогва МБАОПИСАНЙЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ц 590724 Союз Советских Соыиалистических Республик(51) М 2) Заявлено 11 07.75 21) 21560 с присоединением заявк осударственный комитет овето Министров СССР 23) Приоритет -43) Опубликовано 30.01,78. Бюллетень Ле45) Дата опубликования описания 20.0.7, Белынский, М. А. Боярченков, А. А, Мяче А. П. Рыжов и А. А. Снегирев ститут электронных управляющих машин(71) Заявит 4) УСТРОЙСТВО УПРАВЛЕНИ ПЕРИФЕРИЙНОЙ СИСТЕМОЙ Предлагаемое изобретение относится к вычислительной технике, в частности, к вопросам построения информационно-измерительных систем.Известно устройство управления 11, содержащее регистры команд, признаков, адреса, данных, блок управления, блок обработки запросов.Однако известное устройство не обеспечивает обращения в оперативную память ЭВМ в 10 режиме прямого доступа по инициативе периферийной системы без прерывания ЭВМ, что снижает коэффициент использования оборудования. Кроме того, содержимое алресуемых ечетчкбка слов и регистра адреса па,мяти, пс пользуемых в режиме прямого доступа к памяти, недоступно ЭВМ, что не позволяет в ряде случаев эффективно работать с устройствами (в частности, запоминающими) периферийной системы. 20Наиболее близким по сущности техничес. ким решением задачи является устройство управления периферийной системой 121, содержащее дешифратор, регистры признаков. команл, адреса памяти, старшего байта лан цых, данных, счетчик слов, блок управления, блок захвата, блок обработки запросов, первый блок связи, второй блок связи, причем входы блока управления соединены с первыми вхадамп первого блока связи, регистра приз- З 0 иаков лешпфратора, регистра команл, счетчика слов, с первым и вторым выходами второго блока связи, выходы лешцфратора соелппецы с первыми входами регистров признаков, комапл, адреса памяти, старшего байта лацных, счетчика слов, второй выкал первого блока связи соедпнен со вторыми входами регистров признаков команд, адреса памяти, старшего байта лаццых, счетчика слов, первые выхолы регистров старшего байта данных и лапник соелнцецы соответственно с первым и вторым входами второго блока связи, первый выкал регистра адреса памяти соединен с первыми входами первого блока связи, вторые входы регистров признаков, команд, алреса памяти, данных старшего байта ланных п счетчика слов соединены со вторым входом первого блока связи, выхолы блока управления соелицены с первыми входами регистра лацных, блока захвата и блока обработки запросов и с третьими входами регистров команд, старшего байта данных, адреса памяти, счетчик слов и олоков связи, со торо по птй входы блока захвата соединены соответственно с первым выходом блока обработки запросов, первыми выхоламн регистров признаков ц команд, и третьим выходом первого блока связи, четвертый вхол которого соединен с первым выхолом блока захвата, вторые выхолы блоков захвата и обработки запросов соединенысо вторым входом первого блока связи, четвертый выход которого соединен с ,первым входом дешцфратора, второй вход которого соединен с пятым выходом блока связи и четвертым входом регистра команд, пятый вход оторого соединен с третьим выходом второго блока связи, четвертым входом регистра адреса памяти, вторыми входами регистра данных ц блока обработки запросов, третий вход которого соединен с четвертым выходом второго блока связи, четвертыми входами регистра старшего байта данных и третьим входом регистра признаков, четвертый вход которого соединен со вторым выходом второго блока связи, второй выход первого олока связи соединен с третьим входом регистра данных.Данное устройство характеризуется эффективностью в режиме прямого доступа.Целью изобретения является повышение коэффициента использования оборудования.Поставленная цель достигается тем, что в устройство введен блок подготовки режима прямого доступа, выход, которого соединен с пятыми входами регистров признаков, адреса памятц, счетчика слов и шестым входом регистра оманд, блок подготовки режима прямого доступа соединен двусторонними связямц с блоком управления и вторым блоком связи.Бло-схема устройства прцведена ца чертеже.Устройство содержит блоки 1, 2 связи, де. шифратор 3, регистр 4 признаков, регистр 5 команд, регистр б адреса памяти, счетчик 7 слов, регистр 8 старшего байта данных, блок 9 управления, регистр 10 данных, блок 11 захвата, блок 12 обработки запросов, блок 18 подготовки режима прямого доступа.Устройство работает в следующих основных режимах:а) осуществляет обмен информацией в программном режиме под управлением процессора;б) осуществляет обмен информацией между оперативной памятью ЭВМ ц,периферийной системой в режиме прямого доступапамяти по инициативе процессора или устройства периферийноц системы;в) в режиме автоматической обработки запросов устройств периферийной системы автономно производит поиск источника запроса.Прц записи иноформации в периферийную систему блок 9 стробирует прием информации цз блока 1 в регистр 10.,Затем запускается цикл периферийной системы, для чего блок 9 посылает в блок 2 команду периферийной системы (номера периферийной подсистемы, устройства и его регистра и код функции). При операции записи информация из регистров 10 и 8 передается в блок 2. При записи полного слова данных в периферийную систему предварительно проводится цикл загрузки регистра 8 старшими разрядами данных. После выдачи команды блок 9 посылает в блок 2 сигнал синхронизации. После выполнецц. операции адресуемая периферийная подсистема выдает ответный синхронизирующцй сигнал, поступающий цз блока 2 в блок 9. Приняв этот синхросигнал, блок 9 заканчиваетоперацию. При операции чтения блок 9 стробирует прием ланных периферийной системыиз блока 2 в регистры 10 и 8, снимает команду ц синхросигнал ц выдает через блок 1 ответный сцнхросигнал в общую шину. Прц опе 10 рации чтения информация из регистра 10 передается в блок 1. Процессор, опознав наличие ответного синхросигнала, завершает операцию по общей шине,Режим прямого доступа к памяти может15 проводиться устройством как по инициативепроцессора, так ц по инициативе периферийного устройства. В первом случае для подготовки прямого доступа к памяти процессорзагружает в регистр 4 - номер и код функ 20 цци периферийной подсистемы, в регистр 5 -номер устройства и регистра, в регистр б -начальный адрес области памяти ЭВМ, к которой проводится обращение, в счетчик 7 -дополнительный код количества слов, котороебудет передано, Последним загружается регистр 4, причем в нем дополнительно устанавливаются следующие разряды управления,обеспечивающие соответствующие режимы работы: разряды разрешения сканирования30 адресов периферийной системы, - если он вединице, после передачи слова, данных номеррегистра устройства увеличивается на единицупосле опроса всех регистров номер устройства увелцчцзается на единицу;- разряд разрешения прерывания поокончанию режцмапрц установке этого разряда после передачи всего блока данныхстройство вьполняет прерывание программы ЭВЧ40 - разряд разрешение передачи блоков -прц установке этого разряда устройство занимает общую шину на время передачи всегоблока данных;- разряд начала режима - после его45 установки устройство переходит в данный режим работы.Последовательность операций при работеустроцства в режиме прямого доступа следуиная. Соде)ржи мое управления прямым до 50 ступом, а также номер устройства и его регистра передаются из регистра 5 в блок 9.Номер ц код функции передаются из регистра 4 в блок 9, где дешифруется код функции.При чтении данных в памяти ЭВМ блок 955 запускает цикл периферийной системы, длячего посылает в блок 2 соответствующуюкоманду.После, выполнения команды периферийноеустройство выставляет на линии магистрали50 данные в ответный синхросигнал. Блок 9,приняв из блока 2 ответный оинхросигнал,стробирует занесение данных в регистр 10,снимает команду и синхросипнал и запускаетблок 11, который лроводит операцию захвата65 обшей шины для,выполнения прямого досту 59072465 па к памяти. После того, как устройство становится задатчиком общей шины, блок 9 открывает выходные вентили регистра 10 и его содержимое передается в блок 1, затем блок 9 посылает через блок 1 в общую шину код записи и синхросигнал. После выполнения операции память ЭВМ отвечает ответным синхросигналом, который через блок 1 поступает в блок 9.Приняв этот сигнал, блок 9 завершает операцию на общей шине и увеличивает содержимое регистра 6 и счетчика 7 на единицу. Если передача блоков запрещена, то общая шина освобождается и цикл повторяется снова, если разрешена, то общая шина не освобоидается и цикл повторяется без фазы захвата.При операции залиси сначала проводится операция захвата общей шины, затем цикл чтения содержимого ячейки памяти, адрес которой хранится в регистре б, для чего блок 9 открывает вентили регистра б и выставляет код чтения и синхросигнал. После выполнения операциями по общей шине блок 9 стробирует прием данных в регистр 10, а затем запускает цикл периферийной системы,После выполнения комаяды,периферийной системой блок 9 снимает информацию и уве.личивает на единицу содержимое регистра 6 и счетчика 7. После этого все операции повторяются сносна.Если установлен разряд разрешения сканиравания адресов, то после передачи каждого слова увеличивается на единицу содержимое регистра 6 и счетчика 7 и номер регистра периферийной системы. Окончание ре.жима прямого доступа происходит по сигналу переполнения счетчика 7, после получения которого блок 9 завершает все операции и переводит устройство в исходное состояние.При проведении режима прямого доступа к памяти по инициативе периферийного устройства последовательность работы следующа я.Периферийное устройство выставляет запрос прямого доступа, который через блак 2 поступает в блок 13. Если устройство свободно и не выполняет других операций, блок 13 запускает блок 9, который совместно с ним проводит последовательно две операции чтения по магистрали периферийной системы. Для проведения перьвого цикла блок 13 выставляет признак чтения первого слова, а блок 9 - сигнал синхронизации. После выполнения операции периферийное адрес устройство, пославшее запрос прямого доступа, выставляет ячейки памяти и дополнительный код числа слсв и сопровождает эту информацию ответным синхрссигналом. Блок 9 сигнализирует блоку 13 о выполнении первого цикла. Блок 13 стробирует прием информации в регистр б и счетчик 7. Затем выставляет лризнак чтения второго слова и запускает блок 9, который для,проведения второго цикла посылает через блок 2 сигнал синхронизации. 5 10 15 20 25 30 35 40 45 50 55 60 После выполнения этой операции периферийное устройство выставляет номер, периферийного устройства и его регистра и необходимые разряды управления прямым доступом к памяти, номер и код функции периферийной подсистемы и ответный синхросигнал. Блок 9 сигнализирует блоку 13 о выполнении второго цикла. Блок 13 стробирует прием информации из блока 2 в,регистры 4 и 5 и снимает сигнал синхронизации. Управление передается блоку 9 и дальнейший обмен данными между периферийной системой и памятью ЭВМ проводится так же, как в режиме прямого доступа к памяти по инициативе ЭВМ.В режиме автоматической обработки запросов в регистре 4 программно устанавливается разряд разрешения этого режима. При получении от периферийной системы запроса на прерывание устройство с помощью блока 9 посылает через блок 2 команду чтения слова запросов. После выполнения этой команды каждая периферийная подсистема выставит запросы. Блок 9, приняв ответные синхросигналы, свидетельствующие о выполнении команды, стробирует прием слова запросов в блок 12. Блок 12 по заданному закону производит выборку наиболее приоритетного запроса. Каждому запросу блок 12 ставит в соответствие вектор прерывания - начальный адрес подпрограммы обслуживания данного запроса. После определения запроса наиболее приоритетного и соответствующего ему вектора прерывания блок 12 запускает блок 11,:который производит по общей шине операцию прерывания. Вектор прерывания передается из блока 12 в блок 1 и блок 11 завершает операцию на общей шине,Реализация в устройстве прямого доступа в память по инициативе периферийной системы позволяет повысить эффективность использования оборудования устройства и ЭВМ за счет сокращения примерно на порядок времени подготовки режима прямого доступа в память ЭВМ устройств периферийной системы. Это особенно важно для диалоговых систем, а также при связи посредством предложенного устройства периферийных ЭВМ с центральной. Формула изобретения Устройство управления периферийной системой, содержащее дешифратор, регистры признаков, команд, адреса памяти, старшего байта данных, данных, счетчик слов, блок управления, блок захвата, блок обработки запросов, первый блок связи, второй блок связи, причем входы блока управления соединены с первыми входами первого блока связи, регистра признаков дешифратора регистра команд, счетчика слов, с первым и вторым выходами второго блока связи, выходы чешифратора соединены с первыми входами регистров признаков, команд, адресапамяти, старшего байта данных, счетчика слов, второй выход первого блока связи соединен со вторыми входами регистров признаков, команд, адреса памяти, старшего байта данных, счетчика слов, первые выходы регистров старшего байта данных и данных соединены соответственно с первым и вторым входами второго блока связи, первый выход регистра адреса памяти соединен с первым входом первого блока связи, вторые входы регистров признаков, команд, адреса памяти данных, старшего байта данных и счетчика слов соединены со вторым входом первого блока связи, выходы блока управления соединены с первыми входами регистра данных, блока захвата и блока обработки запросов и с третьими входами регистров команд, старшего байта данных, адреса памяти, счетчика слов и блоков связи, со второго по пятый входы блока захвата соединены соответственно с первым выходом блока обработки запросов, первыми выходами регистров признаков и команд, и третьим выходом первого блока связи, четвертый вход которого соединен с первым выходом блока захвата, вторые выходы блоков захвата и обработки запросов соединены со вторым входом первого блока связи, четвертый выход которого соединен с первым входом дешифратора, второй вход которого соединен с пятым выходом блока связи и четвертым входом регистра команд, пятый вход которого соединен с третьим выходом второго блока связи, четвертым входом регистра адреса Б памяти, вторыми входами регистра данныхи блока обработки запросов, третий вход которого соединен с четвертым выходом второго блока связи, четвертыми входами регистра старшего байта данных и третьим входом 10 регистра признаков, четвертый вход которогосоединен со вторым выходом второго блока связи, второй выход первого блока связи соединен с третьим входом регистра данных, отл ич аю щееся тем, что, с целью повы шения коэффициента использования оборудования, в устройство введен блок подготовки режима прямого доступа, выход которого соединен с пятыми входами регистров признаков, адреса памяти, счетчика слов и шестым 20 входом регистра команд, блок подготовкирежима прямого доступа соединен двусторонними связями с блоком управления и вторым блоком связи. 25 Источники информации, принятые во внимание при экспертизе:1. Патент США,3815099, кл. 340 в 1.5,1974.2. Патент Великобритании1108800,30 кл. б 4 А, 1968,