Устройство синхронизации

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(23) Приоритет -Гасударственный комитет Совета Министров СССР по делам изобретений н открытий(54) УСТРОЙСТВО СИНХРОНИЗАЦИИ соединен выход узла синхронизируемого сигнала непосредственно, а к второму входу - через нечетное число инверторов, причем выход элемента совпадения является выходом ограничителя длительности импульсов, а блок синхронизации и приведения в исходное состояние содержит первый триггер, единичный выход которого через первый вход и выход 10 второго элемента совпадения, единичныйвход и единичный выход второго триггера, первый вход и выход третьего элемента совпадения подключен параллельно к единичному входу третьего тригге 1 а ра, нулевому входу первого триггера ивыходу блока синхронизации и приведения в исходное состояние, второй вход которого подсоединен к вторым входамвторого и пятого элементов совпадения, 20 а третий - к вторым входам третьегои четвертого элементов совпадепи.-, причем выход четвертого элемента совпадения через нулевой вход и единичный выход третьего триггера, первый 25 вход и выход пятого элемента совпаИзобретение относится к импульснойтехнике, а именно к синхронизируюшим устройствам.Известно синхронизируюшее устройство, содержащее узел синхронизируемого сигнала, выход которого подсоединен через ограничитель длительности импульсов к первому входу блока синхронизации и приведения в исходное состояние, к второму и третьему входам которого подключены шины первой и второй тактовых частот соответственно, а его выход является выходом синхронизируюшего устройства.Однако известное устройство характеризуется недостаточной надежностью при осуществлении синхронизации в условиях изменения длительности внешних сигналов.Целью изобретения является повышение надежности в условиях изменения длительности внешних сигналов,Йля этого ограничитель длительности импульсов содержит первый элемент со- впадения, к одному входу которого поц(51) М. Кл. Н 03 к 5/13 Н 04 7/00дения, нулевой вход и нулевой выходвторого триггера подсоединен к первому входу четвертого элемента совпадения, а первый вход блока синхронизации и приведения в исходное состояние подключен к единичному входу первого триггера,Изобретение пояснено чертежами.На фиг. 1 приведена структурная электрическая схема устройства; на фиг, 2 -временные диаграммы,Синхронизируюшее устройство содержитэлементы совпадения 1-5, инверторы -6-8, узел 9 синхронизируемого сигнала,входные шины 10 - 12 блока синхронизации и приведения в исходное состояние, первый, второй и третий триггеры1 3 - 1 5, выходную ш ину 1 6, Элементы1, 6, 7, 8 образуют ограничитель длительности импульсов, а остальные элементы - блок синхронизации и приведения в исходное состояние. К шинам 11,1 2 подводятся колебания первой и второй тактовых частот 1 и 1 2Устройство работает следуюшим образом.В исходном состоянии, т,е. до поступления синхронизируемого сигнала, вход17 первого блока совпадения 1 имеетнизкий потенциал, а на его втором входе18 за счет нечетного числа инверторов6 - 8 - высокий потенциал, На выходахэлементов совпадения 1, 2, 3, 5 действуют высокие потенциалы.Начальное состояние триггеров 13,14, 15 нулевое, т.е. их нулевые выходы19, 20, 21 имеют высокий потенциал,единичные выходы 22, 23, 24 - низкий.При появлении в узле 9 положительного перепада напряжения происходитодновременное переключение первого элемента совпадения 1 и инвертора 6. Навыходе 25 первого элемента совпадения1 образуется низкий потенциал, вызывающий переключение первого триггера 13 вединичное состояние, После последовательного переключения инверторов 6, 7, 8 навтором входе 18 первого блока совпадения появляется низкий потенциал, который вызывает переключение его в исходное состояние, тем самым ограничиваядлительность синхронизируемого внешнегосигнала. Задержка на переключение инверторов 6 - 8 определяет длительность отрицательного импульса 1 на выходе 25первого элемента совпадения 1 (см. фиг.2). Число инверторов 6 - 8 выбирают таким, чтобы длительность отрицательного уровня на шине 10 была достаточной для переключения первого триггера13.5 После переключения триггера 13 вединичное состояние на его единичномвыходе 22 появляется положительныйпотенциал, разрешаюший переключениевторого элемента совпадения 1 при по ступлении положительного импульса первой тактовой частоты Х по шине 11.Длительность выходного импульсавторого элемента совпадения 2 зависитот момента переключения первого триг гера 13 относительно положительногоуровня синхронизируюшего сигнала (первой тактовой частоты).Если длительность импульса Сдостаточна для переключения второго 20 триггера 14 (см. фиг. 2, а), то на выходе 23 появляется высокий потенциал.Если длительность Й 2 в началеявляется недостаточной для переключения второго триггера 14 (см. фиг. 2,в), 25 то при поступлении следующего очередного положительного импульса первойтактовой частоты Е на выходе 26второго блока совпадения 2 появляетсяотрицательный импульс, по длительности 30 равный положительным импульсам первойтактовой частоты, который осуществляет переключение второго триггера 14в единичное состояние.После переключения второго триггера 35 14 в единичное состояние положительныйпотенциал на его единичном выходе 23разрешает переключение третьего элемен-та совпадения 3 при поступлении положительного импульса второй тактовой час тотыпо шине 12 а отрицательныйпотенциал на нулевом выходе 20 запрещает переключение четвертого блокасовпадения 4.Отрицательный импульс, образованный 45 на выходе 27 третьего элемента совпадения 3, является выходным сигналомустройства, а также переключает третийтриггер 15 в единичное состояние, апервый - в нулевое.50После переключения третьего триггера 15 в единичное состояние на его выходе 24 появляется высокий потенциал, разрешающий переключение пятого элемента совпадения 5 при поступлении очередного положительного импульса первой тактовой частоты 2, .Отрицательный импульс,. появившийся на выходе 28 пятого блока совпадения переключает второй триггер 14 в нулевое состояние.Третий триггер 15 возвращается в исходное состояние отрицательным импульсом, возникающим на выходе 29 четвертого блока совпадения а такте частотыХ после переключения второго триггера 14 в нулевое состояние.Предмет изобретенияУстройство синхронизации, содержащее узел синхронизируемого сигнала, выход которого подсоединен через ограничитель длительности импульсов к первому входу блока синхронизации и приведения в исходное состояние, к второму и третьему входам которого подключены шины первой и второй тактовых частот соответственно, а его выход является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности в условиях изменения длительности внешних сигналов, ограничитель длительности импульсов содержит первый элемент совпадения, к одному входу которого подсоединен выход узла синхронизируемого сигнала непосредственно, а к второму входу - через нечетное число инверторов, причем выход элемента совпадения являетсявыходом ограничителя длительности им-пульсов, а блок синхронизации и приведения в исходное состояние содержитпервый триггер, единичный выход которого через первый вход и выход второгоэлемента совпадения, единичный вход и щ единичный выход второго триггера, первый вход и выход третьего элементасовпадения подключен параллельно к единичному входу третьего триггера, нулевому входу первого триггера и выходу 15 блока синхронизации и приведения висходное состояние, второй вход которого подсоединен к вторым входам второгои пятого элемен ов совпадения, а третий- к вторым входам третьего и четвер того элементов совпадения, причем выходчетвертого элемента совпадения черезнулевой вход и единичный выход третьего триггера, первый вход и выход пятого элемента совпадения, нулевой вход и 25 нулевой выход второго триггера подсоединен к первому входу четвертого элемента совпадения, а первый вход блокасинхронизации и приведения в исходноесостояние подключен к единичному входу 30 первого триггера,