Устройство управления доступом к локальному каналу микропроцессора

СО 103 СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСГУБЛИК А 19) (11) 6 Е 13/00, 13/ ЗОБРЕТЕН ПИСАН АВТОРСКОМУ СВИДЕТЕЛЬСТ ий инстит хники, МикропроцессоМ.: Радио и связь ЛС семенению86,ВЛЕНИЯКАНАЛУ ДОСТУ- МИКРОИзобретение относится к вь 1 числительной технике и может быть использовано для управления доступом.к локальному каналу микропроцессора.Целью изобретения является упрощение устройства управления доступом к локальному каналу микропроцессора, выполняющего процедуру захвата активного абонента для безусловного отключения этого абонента от общего (с источником за- проСЪ) канала передачи 1 например. от локального канала микропроцессора).Поставленная цель достигается тем, что в известное устройство, содержащее три триггера, элемент НЕ и элемент И с тремя состояниями, выход которого соединен с входом - выходом захвата устройства. выход первого триггера является выходом подтверждения захвата устройства. вход сброса устройства соединен с входом сброса второго триггера. допплннельно введены ОСУДАРСТВЕННОЕ ПАТЕНТЕЕДОМСТВО СССРОСПАТЕНТ СССР)(57) Изобретение относится к вычислительной технике и может быть использовано для управления доступом к локальному каналу микропроцессора абонента, процедура захвата (освобождения) .канала передачи у которого отличается от соответствующей процедуры микропроцессора. Целью изобретения является упрощение устройства. Устройство содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент задержки, элемент И с тремя состояниями, два элемента НЕ и четыре триггера. Упрощение устройства по сравнению с прототипом обеспечивается за счет сокращения числа используемых элементов и количества соединений между ними,2 ил. четвертый триггер, второй элемент НЕ, элемент задеркки и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. выход которого через второй элемент НЕ соединен с единичным входом второго триггера. выход которого соединен с нулевым входом третьего триггера, инверсный выход которого соединен с информационным входом третьего триггера, синхровходом второго триггера, входами элемента И с тремя состояниями и входом сброса четвертого триггера, выход которого соединен с входом сброса первого триггера, синхровход и информационный вход которого соединены соответственно с выходом элемента И с тремя состояниями и шиной логической единицы устройства. вход синхронизации устройства соединен с синхровходом четвертого триггера и через первый элемент НЕ с синхровходом третьего триггера, вход запроса устройства соединен с первым входом элемента ИСКЛЮЧАЮЕ Е ИЛИ и свходом элемента задеркки, выход которогосоединен со вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход сброса устройствасоединен с информационным входом четвертого триггера, информационный входвторого триггера соединен с шиной логического нуля устройства.Существенные отличия предлагаемоготехнического решения заключаются вуменьшении числа элементов и связей между ними, что дает новый положительный эффект. Устройства, идентичныепредлагаемому, в патентной и научно-технической литературе не .обнарукены, чтопозволяет сделать вывод о том, что оно обладает новизной и существенными отличиями,Ка фиг, 1 представлена электрическаяпринципиальная схема устройства; на фиг.2 - временная диаграмма работы устройства,Устройство управления доступом к локальному каналу микропроцессора содержит вход 1 запроса, вход 2 синхронизации,вход 3 сброса, элемент 4 задеркки, элементИСКЛЮЧАЮЩЕЕ ИЛИ 5, элементы НЕ б и7; триггеры 8-11, элемент И 12 с тремя состояниями, выход которого подключен квходу-выходу 13 захвата устройства и синхровходу триггера 8, выход которого являет-.ся выходом 14 подтверждения захватаустройства.Вход 1 запроса устройства предназначен для приема сигнала запроса локальногоканала микропроцессора от абонента, требующего доступа к этому каналу, Длительность этого сигнала оп ределяетдлительность захвата канала абонентом.Вход 1 запроса устройства подключен к входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и через элемент 4 задеркки - к второму входуэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5, выходкоторого через элемент НЕ 7 соединен сединичным входом триггера 9.Вход 2 синхронизации устройства,предназначенный для приема серии синхронизирующих импульсов от общего с захватываемым . микропроцессоромисточника, синхросерии (например, от генератора тактовых импульсов КР 1810 ГФ 84), соединен с Синхровходом триггера 71 и черезэлемент НЕ Б с синхровходом триггера 10.Вход 3 сброса устройства предназначендля установки триггеров в исходное состояние и соединен с входом сброса триггера 9и информационным входом триггера 11.Сигнал сброса 6 ложет поступать от, общего сзахватываемым микропроцессором источника (напрачер, от генератора КР 1810 ГФ 84;20 25 Ь . (1) 30где ти - длительность импульса, формируемая на выходе элемента 5 (фиг. 1) устройства:т - длительность периода последова тельности синхронизирующих импульсов насинхровходе триггера 10 (фиг. 1).Вход-выход 13 захвата устройства"предназначен для передачи и приема импульсной последовательности, предусмот ренной протоколом захватамикропроцессора,Выход 14 подтверждения захвата устройства предназначен для выдачи сигнала,"5 подтверждающего освобождение локального канала микропроцессором и, следовательно, возможность занятия этого каналаабонентом, сформи 1 эовавшим сигнал запроса на входе 1 (фиг. 1) устройства,Устройство управления доступом к локальному каналу микропроцессора предназначено для переключениямикропроцессора в пассивное состояние(состояние захвата) с целью безусловного55 освобождения его локального канала длядругого абонента, использующего этот канал передачи, на время, определяемое длительйостью сигнала запроса наодноименном входе устройства,51015 формирующего синхронизируемый тактовой частотой импульс сброса),Выход триггера 9 подключен к входу сброса триггера 10, инверсный выход которого подключен к информационному входу триггера 10, синхровходу триггера 9, входам элемента И 12 с тремя состояниями и входу сброса триггера 11, Выход триггера 11 соединен с входом сброса триггера 8, информационный вход которого соединен с шиной логической единицы, а информационный вход триггера 9 соединен с шиной логического нуля.Элементы задержки и ИСКЛЮЧАЮЩЕЕ ИЛИ устройства в совокупности образуют одновибратор, который формирует импульсыпо переднему и заднему фронтам сигнала, поступающего на вход 1 запроса (фиг. 1) устройства, Формирование этих импульсов необходимо для разрешения срабатываниятритгеров 9 и 10 (фиг, 1), предназначенных для формирования соответствующих импульсов протокола микропроцессора требуемой длительности и фазы. Длительность импульсов на выходеодновибратора определяется соотношением1807491 10 11 - в единичное,При появлении на входе 1,запроса устройства сигнала активного уровня одновиб 15 20 25 30 импедансное) состояние. благодаря чему50 становится возможным прием устройством Устройство выполняет согласование двух протоколов передачи управления локальным каналом, Для микропроцессора протокол освобождения (занятия) локально.го канала предусматривает импульсную логику, а именно: обмен тремя импульсами длительностью, равной одному периодутактовой частоты микропроцессора, в двух направлениях: первый импульс формируется устройством для оповещения микропроцессора о необходимости освобождения локального канала, ответный импульс микропроцессора подтверждает освобождение им локального канала и, наконец, третий импульс обозначает конец цикла захвата локального канала и формируется устройством для микропроцессора. При этом в приеме и передаче импульсов участвует один и тот же вход-выход микропроцессора. К числу других особенностей протокола микропроцессора относятся:необходимость синхронизации импульсов, формируемых устройством. тактовой частотой микропроцессора, для гарантии соответствующего времени установки и удержания;отсутствие четкой границы (гарантированного потенциала ЛОГ. 1), разделяющей первый (прямой) и второй (ответный) импульсы;требование отсутствия импульса запроса во время приема ответного импульса на входе - выходе микропроцессора.Для абонента, разделяющего локальный канал микропроцессора. протокол предусматривает потенциальную логику, а именно; выдачу сигнала. определяющего длительность захвата локального канала микропроцессора; прием сигнала, квитирующего освобождение локального канала микропроцессора, При этом выдача сигнала запроса канала и прием сигнала, подтверкдающего освобокдение этого канала, осуществляются по раздельным линиям,Согласование таких протоколов необходимо, например, для обеспечения взаимо. действия микропроцессора КМ 1810 ВМ 86, работающего в максимальном режиме (см. бКО.348.800 - 07 ТУ; Отраслевой стандарт РД 11 0381.0 - 86), и программируемого контроллера прямого доступа к памяти КР 1810 ВТ 37 (см, бК 0.348.800-12 ТУ) или КР 580 ВТ 57 (см. 6 КО.348.745-09 ТУ).Устройство работает следующим образом..При появлении сигнала активного низкого уровня на входе 3 сброса устройства единичный выход триггера 11 на время, определяемое длительностью этого сигнала и кратное периоду сйнхросерии на его синх 35 40 ровходе, устанавливается в состояние ЛОГ, 0 и сбрасывает по входу сброса триггер 8 в исходное нулевое) состояние. При этом триггер 9 устанавливается также в нулевое состояние и сбрасывает по входу сброса триггер 10 в нулевое состояние, Таким образом, исходным следует считать такое состояние устройства, когда триггеры 8 - 10 установлены в нулевое состояние, а триггер ратором, состоящим из элементов 4 задержки и 5 ИСКЛЮЧАЮЩЕЕ ИЛИ, формируется положительный импульс длительностью (12 - о), который поступает на вход элемента НЕ 7. Отрицательный импульс такой же длительности с выхода элемента НЕ 7 поступает нэ вход установки триггера 9,устанавливая его в единичное состояние. При этом положительный сигнал с его еди- ничного выхода поступает на вход сброса триггера 10, разрешая ему работу в счетном режиме по синхровходу, На выходе триггера 10 формируется импульс длительностью (1 з - 1), КОтОрая раВна дЛИтЕЛЬНОСтИ ПЕрИОда синхросерии на входе 2 устройства. Этот импульс поступает на входы элемента И 12 с тремя состояниями, на синхровход триггера 9, устанавливая его в нулевое состояние,а следовательно, сбрасывая в нулевое состояние триггер 10 и запрещая его дальнейшее срабатывание по синхросерии на его синхровходе, и на вход сброса триггера 11. устанавливая последний на время (ц - 11) в нулевое состояние. Из-зэ наличия ЛОГ. 0 на входе сброса триггера 8 этот триггер не реагирует в момент времени 1 з на задний фронт импульса,. который передается элементом И 12 с тремя состояниями с выхода триггера 10 на синхровход триггера 8 и на вход-выход 13 захвата устройства. Выдачей импульса с выхода элемента И 12 с тремя состбяниями заканчивается первая стадия выполнения протокола захвата/освобождения канала микропроцессора. По ее завершении выходы элемента И 12 с тремя состояниями переводятся в третье (высокоимпульса с входа - выхода 13 захвата устройства,Во второй стадии протокола захвата/освобождения канала микропроцессором формируется ответный импульс,длительность которого совпадает с периодом синхросерии, общей для микропроцессора и устройства, Особенностью этой стадии является то обстоятельство, что момент формирования ответного импульса 1 з1807491 оходсинхроюэхЧц Х 03- иоо хЮам Лх.ахода Ре,ожениеЬхооаа Рход самоа может совпадать с моментом окончания первого импульса,.формируемого устройством в соответствии с протоколом захвата/освобождения канала микропроцессора, благодаря чему четкая граница между этими двумя импульсами не гарантируется, В момент времени М синхросерией на синхровходе триггер 11 возвращается в исходное (единичное) состояние и устанавливает на входе сброса триггера 8 состояние ЛОГ. 1. разрешая тем самым его функционирование в режиме О-триггера. По заднему фронту ответного импульса на входе - выходе 13 захвата устройства в момент времени Ь триггер 8 устанавливается в единичное состояние, формируя на выходе 14 подтверждения захвата устройства сигнал активного высокого уровня. Этим завершается вторая стадия протокола захвата/освобождения канала микропроцессора,Появление сигнала пассивного уровня на входе 1 захвата устройства в момент времени сб определяет начало третьей стадии протокола захватаосвобождения канала микропроцессора, Алгоритм работы устройства в этой стадии повторяет алгоритм его работы в первой стадии и характеризуется появлением третьего импульса нэ.входе- выходе 13 захвата устройства и снятием сигнала активного уровня нэ выходе 14 подтверждения захвата устройства, Причиной снятия активного уровня сигнала на выходе 14 подтверждения захвата устройства является возвращение триггера 8 в исходное (нулевое) состояние импульсом низкого уровняна его входе сброса. возникающим в момент времени ч.Таким образом, выполняя функцию согласования протоколов передачи управления локальным каналом микропроцессора в полном объеме, предлагаемое устройство имеет меньшее по сравнению с известными аналогами количество элементов и связей между ними, что уменьшает материальные затраты и повышает надежность его работы,Формула изобретения5 Устройство управления доступом к локальному каналу микропроцессора, содержащее три триггера, первый элемент НЕ иэлемент И стремя состояниями, выход которого соединен с входом - выходом захвата10 устройства. выход первого триггера является выходом подтверждения захвата устройства, вход сброса устройства соединен свходом сброса второго триггера, о т л и ч э ющ е е с я тем, что, с целью упрощения уст 15 ройства, оно содержит четвертый триггер,второй элемент НЕ, элемент задержки иэлемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого через второй элемент НЕ соединен сединичнь 1 м входом второго триггера, выход20 которого соединен с нулевым входом третьего триггера, инверсный выход которого соединен с информационным входом третьеготриггера, синхровходом второго триггера,входом элемента И с тремя состояниями и25 входом сброса четвертого триггера, выходкоторого соединен с входом сброса первоготриггера, синхровход и информационныйвход которого соединены соответственно свыходами элемента И с тремя состояниями30 и шиной логической единицы устройства,вход синхронизации устройства соединен ссинхровходом четвертого триггера и черезпервый элемент НЕ - с синхровходом третьего триггера, вход запроса устройства сое 35 динен с первым входом элементаИСКЛЮЧАЮЩЕЕ ИЛИ и входом элементазадержки. выход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕИЛИ, вход сброса устройства соединен с40 информационным входом четвертого триггера, информационный вход второго триггера соединен с шиной логического нуляустройства,1807491 еда аказ 1381 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 изводственно-издательский комбинат "Патент". г, Ужгород, ул,Гагарина,8 ЮьхоЯ ядемем