Цифровой синтезатор частот

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) (1 03 00 АНИЕ ИЗОБРЕТЕ 2ство содержит: опорный генератор (1), блок установки кода частоты (2), й- элементов задержки (919 щ), й дополнительных элементов задержки (91.9 ), сумматор(10) фильтр нижних частот (6), И каналов, каждый из которых содержит накапливающий сумматор(3), преобразователь(4) кода фазы в код амплитуды, цифроаналоговый преобразователь (5), инвертор (8), элемент задержки (9), второй, М-й каналы дополнительно содержат МН регистров памяти(ИКИмя) и Мперемножителей кодов (12 ь 12 ыч), Мсумматоров кодов (7 ь 7 ь). Звал СУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ И ГКНТ СССР ОРСКОМУ СВИДЕТЕЛ(71) Киевское высшее авиационное инкенерное училище(54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ(57) Изобретение относится к радиотехникеи может быть использовано в радиоприемных и радиопередающих устройствах дляполу.:ения сетки стабильных частот, Устрой 1774463 А 1Изобретение относится к радиотехнике и может быть использовано в радиоприемных и радиопередающих устройствах для получения сетки стабильных частот.Известны цифровые синтезаторы частот, используемые в радиоприемных и радиопередающих устройствах (См.Гнатек Р, Справочник по цифроаналоговым и аналого-цифровым преобразователям. - М,: Радио и связь, 1982.-с, 255-259, авторское свидетельство Кг 1374398, кл. Н 03 В 19/00, 1988 г.),Из известных цифровых синтезаторов частот наиболее близким по технической сущности являетсч цифровой синтезатор частот, описанный в заявке на изобретение М 4702669, кл. Н 03 С 3/00 от 07.07,89,Недостаток прототипа: данный цифровой синтезатор не позволяет получать синусоидальный сигнал с частотой, превышающей частоту опорного генератора.Цель изобретения - расширение диапазона синтезируемых частот, Для достижения этой цели в известном цифровом синтезаторе, включающем опорный генератор, блок установки кода частоты, фильтр нижних частот, М каналов, каждый из которых, кроме первого, содержит последовательно соединенные сумматор кодов и преобразователь кода фазы в код амплитуды, при этом первый канал содержит преобразователь кода фазы в код амплитуды и элемент задержки, а выход блока установки кода частоты соединен с кодовым входом каждого из Й каналов, дополнительно введены последовательно соединенные первый., Мй элементы задержки, последовательно соединенные первый М-й дополнительные элементы задержки, сумматор, выход которого соединен со входом фильтра нижних частот и входом первого дополнительного элемента задержки, при этом в каждый из М каналов, кроме первого, введены последовательно соединенные цифроаналоговый преобразователь, аналоговый инвертор и элемент задержки, последовательно соединенные регистр памяти и перемножитель кодов, накопительный сумматор, а в первый канал введены последовательно соединенные цифроаналоговый преобразователь и аналоговый инвертор, а также накопительный сумматОр, при этом выход опорного генератора соединен со входом синхронизации первого канала и входом первого элемента задержки, вход сигнала синхронизации каждого из М каналов, кроме первого, подсоединен к выходу соответствующего из Мэлементов задержки, первый и второй выходы каждого из М каналов и выход М-го дополнительного элемента задержки подсоединены к соответствующим входам сумматора, при этом в каждом из И каналов вход цифроаналогового преобразователя подключен к выходу преобразователя кода 5 фазы в код амплитуды, тактовый вход которого соединен с тактовым входом накопительного сумматора, а в каждом иэ каналов, кроме первого, выход накопительного сумматора соединен с первым 10 входом сумматора кодов, второй вход которого подсоединен к выходу перемножителя кодов, второй вход которого соединен с кодовым входом накопительного сумматора, в первом канале выход аналогового ин вертора соединен со входом элемента задержки, а накопительный сумматор соединен с адресным входом преобразователя кода фазы в код амплитуды, при этом в каждом из М каналов кодовый и тактовый вход20 накопительного сумматора являются соответственно кодовым входом и входом синхронизации каждого канала, а выходы. цифроаналогового преобразователя и элемента задержки являются соответственно 25 первым и вторым выходом каждого канала. Предлагаемый цифровой синтезатор частот позволяет расширить диапазон синтезируе"мых частот. Это достигается уменьшениемшага квантования по фазе в И раз. Цифро вой синтезатор строится по многоканальному принципу, В каждом канале формируется код текущей фазы и, в соответствии с кодом фазы, формируется код амплитуды, Код текущей фазы 1-го канала отличается на фик сированную величину д от кода текущей фазы. При этом тактовые импульсы с опорного генератора подаются в каналы, кроме первого, через линии задержки тз. Приход синхроимпульса на 1-й канал задержан на 40 (1-1) Гз, Величина д; определяется так: д =Р 1 1; Р -- (1 - 1) гз, тз = ТоК где Р - величина поправки, 1 -синтезируемая частота, 1 - номер канала, То - период следования тактовых импульсов. При использовании в цифровом синтезаторе Й каналов шаг квантования по фазе уменьшается в М раз, Это позволяет увеличить в М раз частоту синтеэируемого сигнала. Возможно получение сигнала с частотой превышающей частоту опорного генерато-. ра. Диапазон синтезируемых частот расширяется. За период 1 То частоты опорного генератора имеется й выборок фазы от й каналов. Каждая из М выборок фазы преобразовывается в блоках преобразователейкода фазы в код амплитуды синусоидального сигнала, а код амплитуды преобраэовывается цифроаналоговым преобразователем в аналоговую величину напряжения, В течение То эта величина остается неизменной. Выходной результирующий синусоидальный сигнал формируется на основе амплитуд синусоидального сигнала, соответствующих выборкам фазы. В каждый момент времени определяется разность амплитуд синусоидального сигнала соответствующих второй и первой выборкам фазы, третьей и второй и т.д., (М)-й, а также первой и Й-й выборкам. В каждый момент времени выходной синусоидальный сигнал есть сумма вычисленных разностей. После прихода очередного тактового импульса разности обновляются путем суммирования разностей, сдвинутых во времени на То, Для осуществления такого суммирования вычисленные. разности суммируются с самими собой, предварительно задержанными на То. Для создания такой задержки соединяют последовательно дополнительные И линий задер- жки.Изобретение поясняется фиг. 1 и 2. На фиг. 1 показан предлагаемый цифровой синтезатор частот (структурная электрическая схема).Цифровой синтезатор частот содержит опорный генератор 1, блок установки кода частоты 2, последовательно соединенные первый (й)-й элементы задержки(99(и-, последовательно соединенные первый,.:., И-й дополнительные элементы задержки (9(1)9(м), сумматор 10, фильтр нижних частот 6, й каналов, каждый из которых содержит накопительный сумматор 3, преобразователь кода фазы в код амплитуды 4, цифроаналоговый преобразователь 5, аналоговый инвертор 8, элемент задержки 9, каждый из каналов кроме первого, содержит:также регистр памяти 11, перемножитель кода 12, сумматор кодов 7. Выход сумматора 10 соединен со входом фильтра нижних частот 6 и входом первого дополнительного элемента задержки 9 р). Выход блока установки кода частоты соединен с кодовым входом накопительного сумматора . 3 каждого канала и вторым входом перемножителя кодов 12 каждого канала, кроме первого.Вход перемножителя кодов 12 соединен с выходом регистра памяти 11. Выход накопительного сумматора 3 в первом канале соединен со входом преобразователя кода фазы в код амплитуды 4. Во всех каналах,кроме первого, выход накопительного сумматора 3 соединен с первым входом сумматора кодов 7, второй вход которого соединен с выходом перемножителя кодов 12, выход сумматора кодов 7 соединен со входом преобразователя кода фазы в код амплитуды 4. В каждом канале выход преоб разователя кода фазы в код амплитуды 4соединен со входом цифроаналогового преобразователя 5, выход которого соединен со входом аналогового инвертора 8, выход которого соединен со входом элемента задер жки 9.Выходы цифроаналогового преобразователя 5 и элемента задержки 9 являются соответственно первым и вторым выходом каждого канала. В каждом из й каналов 15 кодовый и тактовый вход накопительногосумматора 3 являются соответственно кодовым входом и входом синхронизации каждого канала.Выход опорного генератора 1 соединен 20 со входом синхронизации первого канала ивходом первого из последовательно соединенных (М) элементов задержки 9, Вход сигнала синхронизации каждого иэ М каналов, кроме первого, подсоединен к выходу 25 соответствующего из (й) последовательносоединенных элементов эадеркки (9(1)9(и). Первый и второй выходы кахсдого из М каналов и выход И-го дополнительного элемента задержки 9 (и) подсоединен к30 соответствующим входам сумматора 10. Вкаждом канале тактовые входы накопительного сумматора, преобразователя кода фазы в код амплитуды и цифроаналогового преобразователя соединены между собой.35 Цифровой синтезатор частот работаетследующим образом. Сигнал с опорного генератора 1 без задержки поступает на вход синхронизации первого канала, на вход синхронизации 1-го канала сигнал с опорно го.генератора 1 поступает через (1-1) последовательно соединенных элементов задержки (9(1),.,9(ь 1.С приходом тактового импульса накапливающий сумматор 3 формирует код теку щей фазы, в соответствии с этим кодомпреобразователь кода фазы в код амплитуды 4 первого канала преобразовывает код фазы в соответствующий ему код амплитуды синусоидального сигнала, Задержанным на 50 время И) тз) тактовым импульсом накопительный сумматор 3 в остальных каналах также формирует код текущей фазы, этот код в сумматоре кодов 7 суммируется с кодом фазы, учитывающим задержку в по ступлении тактового импульса на время(0-1) з).Добавочный код фазы формируется вперемножителе кодов 12 на второй вход которого поступает код синтезируемой часто10 15 20 25 30 А Е)0 ты с блока установки частоты 2, а на первый гзход код поправки Р =- О) тз с регистра памяти 11, С ВыхОДЯ сумматора кОДО 13 7 каД фазы поступает на преобразователь кадя фазы о код амплитудь 4, В каждОм из СааалОВ код амгглитуды синусаидэльнОГО сипаала ЕЕ)8" образуется в аналог цифроаналоговым Греобразователем 5, остаюецийся настоянным до прихода следуаецего тактового импульса,Выхоцной синусоидальный сигнал формируется суммированием в аналоговом сумматоре 10 разностей амплитуд напряжений на выходе цифроаналогооого преобразователя второго и первого каналов, третьего и второго и так далее, К-Го и КЕ)-го канала, а также первого и К-го каало 3.,13 ле ие 18)тира)ания и задер 4(ки си Нала в кау(г(ом каня" ле испальзуот аналоговый иноертар 8 и элемент задержки 9. Сигналы с первого и отараГО выходя каждоГО канала сумиидются в аналоговом сумматоре 10. На 42 К + 1)-й вход сумматора 10 подается с его оыхада сигнал, задержанный на ТО, Для этога выход сумматора 10 соединен с ега 42 К + 1)-м входам через К последовательно соединенных дополнительных элементов задержки 9 а).,9(л), С выхода ваалагсваго сумматора10 сигнал подается на фильтр нижних частот б который осуецестоляет фильтря циО выход- ЙОГО сиГнала о палс)се рабаих частот, 44 реобразаватель кода фазы в код амплитуды может быть выполнен о виде постоянного ЗЯПОминаюецеГО устрОЙсте)я или лаГическай матрицы.Врегле 411 ые диаграммы, поясяОецие работу предлагаемого цифрового синтезатора частот при К - 3, представлены на фиг.2. Здесь пунктиром показаны значения си 11- тезируемаГО синусаидальнОГО сиГнялэ.Предлагаемый цифровой синтезатор частот позволяет умеаьеить шаг коатовяния гаг , фаз 8, пОВысить тОчнОсть агапрс)ксимяеи 1 сиаусаидаленага сиГнялй. При фиксированной тактовой частоте оггор 4 ога генератора при использовании К гЯраллелыаих КЯЕ алов максимальная синтезие)уемая частта увеличлоается о К раз.фоомула изабрегенеаг Цифровой сигатеэатор частоГ, сад 8 ржа" щгай опорный георатае), блок установки када частоты, фильтр нижних частот, К каналов, какдглй иэ которых крам 8 первОГО, содержит последовательно соединенные сумаматар КОДОВ и проабааэаватоль када фазы в кад ямглатуды, при этом первыа канал содержит преобразователь кода фазы в код амплитуды и элемент задержки, а выход блока установки кода частоты соединен с кс)дооым охадом каждого из К каналов, о т ли ч а ю Ец и й с я тем, что, с целью расширения диапазона оьходных частот, в него введены последовательно соединенные первый К-й элементы задержки, последовательна сосдиненные парг 3 ь 1 й К-й дополнительньге элементы зядеркки, сумматор, ВыхОд которого саеди 8 с входом фильтра нижних частот и входом первого дополнигельнаго элемента задержки, при этом гз каждый из К каналов, кроме первого, введены последОоятельна сОединенн ые цифроявлага. Г)Ь 1 Й праОбрвэог)гггель, ЯЕс 3 лаг 013 ый 11 ае)ертбр и элемент зад)рухки, гОслед 1 аоательО соединенные регистр памяти .1 перемножигель кодов,гакопительный сугаматор, а в первый канал ооедены г)оследовятельно соадине 4- ные цифроа 1 Ялаговый преобразователь и аналоговый Еаавертор, а тяке(8 накопитель-. ный сумматор, при этом г)ыход опорного генерятагя соединен с входам синхронизации первого канала и входом первого элемента задержки, е 1 хад си Гнала Е)и 4 хг)О 4 азяци)а кякдаГО из К кяЯЛОВ, кЗаме гаеаоаГО, падсаединен к 13 ыуаду сООте)етствуацага иэ Кэлементов задеркки, первь 1 Й и е)торой воходы кахдого из К каналов и выход К-го дополнительного элемента задеажки подсаединсн к соатветству 101 ц 1 ам входам сумма;аря, при этом в каждом из К канал 013 е)хсд е,Еафрааналагаи)ГО праобраэа" вателя падкл оче 1 к гзыходу преобразователя када фазы в код амплитудьг, тактовый охад которого соединен с тактовым входом някапитеггьнага сумматора, а в каждом из каналов, кромс; первого, )ыхад накопительного сумматора соединен с пароым входом сумматора кодов, отарой вход которого подсаее)и 84 к выходу перемнажителя кодов, второй вход каторога соединен с кодовым входом накопительного сумматора, в первом канале выход аналогового инвертара соединен с входом элемента задержки, а накопительный сумматор соединен с адресном охадам преабразава-еля кода фазы в ;( Д аглплиуеаы прц эОм о каждом из Кканалов кОдооый и тактовый вход нако пительнаго сумматора вляютс ветственна кодовым входом и входом сиахра 4 изации кяждаГО канала, а Выходы цлфроаналоговога преобразователя и элеМЕНТЯ ЭЯД 8 РЖКИ ЯВЛЯОТСЯ СООТВ 8 ТСТВЕННО первым и вторым выходом каждого канала.1774463 и,ор С. Лиси би Редакто Заказ 3934 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., 4/5 роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 и, и Составитель Н. МарочкинТехред М.Моргентал Ко