Цифровой синтезатор частот

(19) 0 Ф 3)5 ЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ И ТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРМ 813675, кл, Н 03 В 19/00, 25.10.78.(54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ(57) Изобретение относится к электроннойтехнике, предназначено для синтеза сигналов с линейно-частотной модуляцией и может быть использовано в радиолокации,широкополосных системах связи и зондирования ионосферы. Устройство содержит. два блока постоянного запоминания (1,4), накопитель (2), умножитель кодов (3), счетчик (5) с предварительной установкой, преобразователь кодов (6), регистр памяти (7), цифроаналоговый преобразователь (8), фильтр(9) нижних частот, генератор(10) тактовых импульсов, блок задержки (11), Все перечисленные блоки соединены следующим образом: 1 - 2 - 3 - 6 - 7 - 8-9, 11-2, 11-.5, 11 - 3, 11-7, 10 - 11, Цель изобретения - повышение быстродействия - достигается при помощи введения умножителем кодов 3, преобразователя кодов 6, регистра памяти 7, блока постоянного запоминания 4 и счетчика 5 с предварительной установкой. 3 ил.Изобретение относится к электронной технике, предназначено для синтеза сигналов с линейно-частотной модуляцией и может быть использовано в радиолокации, широкополосных системах связи и зондирования ионосферы.Наиболее близким техническим решением к предлагаемому является цифровой синтезатор частот, содержащий блок установки частоты, накопитель, генератор тактовых импульсов, блок задержки, первый . преобразователь кодов, блок вычисления угловой коррекции, блок постоянного запоминания, умножитель кодов, первый регистр памяти, распределитель кодоо, второй преобразователь кодов, сумматор, второй регистр памяти, цифроаналоговый преобразователь и фильтр никних частот.Однако такой синтезатор не обеспечивает достаточно высокого быстродействия.Целью изобретения является повышение быстродействия, Поставленная цель достигается тем, что о цифровой синтезатор частот, содержащий последовательно соединенные генератор тактовых импульсоо и блок задержки, последовательно соединенные регистр памяти, цифроаналоговый прербразооэтель и фильтр нижних частот, первый блок постоянного запоминания, умножитель кодов, преобразователь кодов, накопитель, тактовый вход которого соединен с первым отводом блока задержки, второй отвод которого соединен с тактовым входом регистра памяти, дополнительно введены последовательно соединенные второй блок постоянного запоминания и счетчик с п редварительной установкой, тактовый вход которого соединен с первым отводом блока зодеркки, третий отвод которого соединен со входом сигнала записи множимого умножителя кодов, вход сигнала записи множителя которого соединен с четвертым отводом блока задержки, пятый оывод блока задержки соединен со входам сигнала записи результата умножения умножителя кОдОВ, Вход множимага катарога соединен с Выходам накопителя, информа. ционный вход которого соединен с ВыхОдОм первого блока постоянного запоминания, а выход счетчика с предварительной установкой соединен со входом множителя умножителя кодоо, выход сигнала старшего разряда которого соединен са входом сигнала старшего разряда преобразователя кодов, кодовый вход сигнала. младших разрядов которого соединен с кодовым выходом сигналов младших разрядов умнажителя кадое, Выход преобразователя кодов соединен с информационным входом регистра памяти. В разработанном техническом решенииосуществляется непосредственное вычисление фазы синтезируемого ЧМ сигнала,Это позооляет исключить операции вычис 5 ления синуса и косинуса сигнала и обеспечить положительный эффект - повышениебыстродействияНа фиг. 1 приведена структурная Схемаразработанного цифрового синтезатора ча 10 стот; на фиг. 2 а,б,в,гд,е приведены, соответственно, эпюры на выходе генераторатактовых импульсов и на первом, втором,третьем, четвертом и пятам отводах блоказадержки; на фиг. За приведена временная15 диаграмма изменяющегося кода П на выходе умножителя кодов. На фиг. Зб приведенавременная диаграмма изменяющегося кодафазы р на выходе регистра памяти,Устройство по фиг, 1 содержит блок 120 постоянного запоминания, накопитель 2,умнажитель 3 кодов, блок 4 постоянного запоминания, счетчик 5 с предварительной установкой, преобразователь б кодов, регистр7 памяти, цифроаналоговый преобразова 25 тель 8, фильтр 9 нижних частот, генератор10 тактовых импульсов и блок 11 задержки,Цифровой синтезатор частот работаетследующим образом.На адресные входы блоков 1,4 постоян 30 ного запоминания паступаютадреса выборки Сь 0, определяющие начальную частотуи скорость изменения частоты синтезируемого частотно-модулированного сигнала.Генератор 10 тактовых импульсов фор 35 мирует синусаидальный сигнал опорной частоты 1 (см. фиг, 2 а). Блок 11 задержкиосуществляет преобразование этого сигнала о тактовые импульсы типа меандр. Засчет того, что последовательности тактовых40 импульсов с выходов блока 11 задержкиразнесены на время гд, обеспечиваетсязначительное снижение шумов переключения накопителя 2, умножителя 3 кодов исчетчика 5 при неопределенных состояниях45 на их выходах.На выходе накопителя 2 результирующие значения чисел обновляются с частотойсинхронизации 1. Код числа Х на выходахнакопителя 2 изменяется следующим обра 50 зам:Х=СхТ,где Т - номер тактового импульса Т ==0,1,2).Код числа У на выходах счетчика 5 с55 предварительной установкой изменяетсяследующим образом:У =Ок+Т,Умножитель 3 осуществляет перемножение кодов Х- множимое и У - множитель, 1774464Код произведения Г с каждым тактовым импульсом изменяется следующим образом:П = Х х У = С х Т х (О +Т).При этом код произведения изменяется впределах от 0 до (2 -1), где К - число разряддов цифроаналогового преобразователя 8,Старший разряд произведения Гэаи является знаковым и поступает на вход преобразователя 6 кодов. Остальные й старшихразрядов (й - число разрядов цифроаналогового и реобразователя 8) через преобразователь 6 кодов и регистр 7 памятипоступают на соответствующие входы цифроаналогового преобразователя 8, Еслистарший разряд произведения равен логическому "нулю", то на цифроаналоговыйпреобразователь 8 поступает прямой двоичный код произведения П (см. фиг. 3 а). ЕслиПэач равен 1, то на цифроаналоговый преобразователь 8 поступает обратный кодпроизведения П (см, фиг. Зб). Цифроаналоговый преобразователь 8 формирует ступенчатый сигнал "треугольной" формы,фаза р которого изменяется следующимобразом:ф = П = С х Т х (Ок + Т) = С х О х Т+ С х Т.Фильтр 9 нижних частот пропускает навыход цифрового синтезатора частот толькопервую гармонику сформированного сигнала. В результате на выходе синтезатора частот формируется частотно-модулированныйсигнал, амплитуда которого изменяется позаконуЦт) = Огп э п(С х Ок х Т+ С х Т),где О- максимальное значение амплитудысигнала на выходе цифроаналогового преобразователя 8.Фаза синтеэируемого сигнала изменяетсяпо закону:у = С х Ок х Т+ С х Т,если С х О =ю; С = 0,5 а; Т = Ь ,где вь - начальная циклическая частота;Й - скорость изменения циклическойчастоты, тор = аЬ т+ 0,5 и т,Таким образом, разработанное устройство синтезирует сигнал видацт) = О эи( аы+ 0,5 а т),который применяется в радиолокации и си 5 стемах связи.Формула изобретенияЦифровой синтезатор частот, содержащий последовательно соединенные генератор тактовых импульсов и блок задержки,10 последовательно соединенные регистр памяти, цифроаналоговый преобразователь ифильтр нижних частот, первый блок постоянного запоминания, умножитель кодов,преобразователь кодов, накопитель, такто 15 вый вход которого соединен с первым отводом блока задержки, второй отвод которогосоединен с тактовым входом регистра памя.- ти, о т л и ч а ю щ и й с я тем, что, с цельюповышения быстродействия, в него введены20 последовательно соединенные второй блокпостоянного запоминания и счетчик с предварительной установкой, тактовый вход которого соединен с первым отводом блоказадержки, третий отвод которого соединен25 с входом сигнала записи множимого умнокителя кодов, вход сигнала записи множителя которого соединен с четвертымотводом блока задеркки, пятый вывод блока задержки соединен с входом сигнала за 30 писи результата умножения умножителякодов, вход множимого которого соединенс выходом накопителя, информационныйвход которого соединен с выходом первогоблока постоянного запоминания, а выход35 счетчика с предварительной установкой соединен с входом множителя умножителя кодов, выход сигнала старшего разрядакоторого соединен с входом сигнала старшего разряда преобразователя кодов, кодо 40 вый вход сигнала младших разрядовкоторого соединен с кодовым выходом сигналов младших разрядов умножителя кодов, выход преобразователя кодовсоединен с информационным входом реги 45 стра памяти,1774464 а) К 4 Редактор И. Шуби Заказ 3934 Тираж Подписное ОНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж-ЗБ, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужго Гагарина, 101 6) -С оставите хред М; Э, Дубоваргентал Корректор С.Л