Адаптивный автокоррелятор

(я) 5 6 06 Е 15/336 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР М 1705835, кл. 6 06 Р 15/336. 1988.(57) Изобретение относится к цифровой электроизмерительной технике и может быть использовано для аппаратурного корреляционного анализа в режиме реального времени. Цель изобретения - повышение быстродействия. Автокоррелятор содержит знаковый дельта-модулятор 1, регистры 2 сдвига, знаковые умножители 4, мультиплексоры 5, блок 6 накопителей, блок 7 вычисления дисперсии 7, дешифратор 8 и блок 9 синхронизации, 4 ил.Изобретение относится к цифровой электроиэмерительной технике, в частности к цифровым корреляторам, и может быть использовано для аппаратурного определения в режиме реального времени ав токоррепяционной функции случайного процесса.Целью изобретения является повышение быстродействия при заданной разрешающей способности, 10Отдельный ранг коррелятора работает по алгоритму(е г ) гкхх (п 1) = Х фсхх (гп) вычисляется коррелятором.На фиг. 1 представлена структурнаясхема автокоррелятора; на фиг, 2 - схемаблока синхронизации; на фиг. 3 - схема знакового умножителя; на фиг. 4 - временные 30диаграммы, поясняющие работу автокоррелятора,Автокоррелятор содержит знаковыйдельта-модулятор 1, регистры 2 сдвига, информационный вход 3, группы знаковых умножителей 4, мультиплекторы 5, блок 6накопителей, блок 7 вычисления дисперсий,дешифратор 8, блок 9 синхронизации,Блок синхронизации (фиг. 2) содержитгенератор 10 тактовых импульсов, первый 40счетчик 11, второй счетчик 12, регистр 13,блок 14 ключей, третий счетчик 15, мультиплексор 16, элемент ИЛИ 17,Знаковый умножитель 4 (фиг. 3) содержит элементы ИСКЛ 10 ЧА 10 ЩЕЕ ИЛИ-НЕ 4518, 19, элемент И 20,Коррелятор работает следующим образом.Входной сигнал х(т) подается на входзнакового дельта-модулятора 1, а также на 50вход блока 7, Под воздействием переднегофронта импульсов, поступающих из тактового генератора 10 (Ою на фиг. 4), знаковыйДЬльтв-модулятор 1 формирует ЗДМ-код(т)(г)х-хьтд; б О,х-хьг д; б =1,Х 1-х 1-г- д, где г- ранг разности и кода; д -разностная зона (см, фиг. 4). Для удобства реализации эти коды преобразуются в дельта-модуляторе 1 в двухразрядные двоичные Ч В": ВР б 100.10,01). т В (0,1), причем -1 4 Ф 0,1,0 Ф 00,1 4 Ф 10, Частота дискретизации 1/Т сигнала х(т) не превышает частоту Найквиста, На фиг, 4 представлены фрагменты реализации случайного процесса х, сдвинутые по времени на период, равный пТ(х и х+п на фиг. 4), а также соответствующие им коды первых т ех рангов б, б, Ф , б+в,б+щ,б+щ(1) т 2) (з) 0) (2) з) сформированные по описанному выше правилу. Блок 7 вычисляет дисперсию Число выходов дешифратора 8 соответствует числу рангов коррелятора. Таким образом, дешифратор определяет, сколько рангов коррелятора необходимо подключить, чтобы получить результирующую корреляционную функцию заданной точности.Двухразрядные кодовые последовательности с выходов дельта-модулятора 1 поступают на соответствующие номерам рангов двухразрядные регистры, 2.1.2.г сдвига длиной по Р сдвигов каждый, выполняющих функцию цифровой линии задержки. Под воздействием переднего фронта каждого импульса, поступающего со счетчика 12, в регистрах 2.12,г происходит сдвиг двухразрядных кодовых последовательностей. Последние с выходов регистров 2.12.г сдвига поступают на вторые входы знаковых умножителей 4 соответствующих г групп. Каждая из указанных групп состоит иэ Р+1 знаковых умножителей, число которых соответствует числу сдвигов (каналов) коррелятора,В знаковых умножитепях 4 производится операция сравнения (соответствующая операция знакового дельта-умножения) двух ЗДМ-кодов, сдвинутых на некоторое число в, соответствующее номеру сдвига искомой корреляционной функции, Умно- житель 4 осуществляет умножение ЗДМ-ко- дов(г) 1 (г) (г) (г)б 1 О б+ =(В 1,1 О+ 81+,1 / Эта операция дает результат "1" при совпадении кодов и "0" в любом другом случае.Результаты ЗДМ-умножений поступают на соответствующие ин 4 ормационнце входы мультиплексоров 5.05, Р, число которых соответствует числу сдвигов (каналов) коррелятора. На управляющие входы мультиплексоров 5.05.Р поступает адрес иэ счетчика 11. Мультиплексоры 5.05,Р за один период Т (О 12 на фиг, 4) опрашивают ЗДМ-умножител и 4.1 4. г, заде йствова нные на данной реализации исследуемого процесса, Информация с выходов мультиплексоров подается на информационные входы блока 6 накопителей, состоящего иэ Р+1 счетчиков импульсов. Тактовые входы счетчиков импульсов объединены с тактовым входом блока 6 накопителей, куда они поступают с выхода элемента ИЛ И 17 (О ы на фиг. 4).Напряжение Оо представляет собой напряжение на выходе тактового генератора 10, О 12 (фиг, 4) - напряжение на выходе второго счетчика 12. Диаграмма, представленная на фиг,4, составлена для случая г=3, т.е. задействовано три ранга коррелятора, На регистр 13 блока 9 поступает код из блока 7. Из регистра 13 код поступает на блок 14 ключей, Блок 14, выполненный на аналоговых ключах, в зависимости от кода. поступающего из регистра 13, подключает напряжение питания Обит на нужные регистры 2 сдвига и умножители 4. Выход регистра 13 подключен также к информационным входам мультиплексора 16, на тактовый вход которого подается адрес с выхода третьего счетчика. С выхода мультиплексора напряжение (О 16 на фиг. 4) поступает на второй вход элемента ИЛИ, на первый вход которого подается напряжение с выхода тактового генератора 10 (Ою на фиг. 4). Элемент ИЛИ формирует тактовую последовательность, соответствующую количеству подключенных рангов коррелятора (Оп на фиг, 4). На фиг. 4 представлены также диаграммы напряжений первых трех разрядов счетчиков блока накопителей (О 0 э),Таким образом, в устройстве реализовано вычисление алгоритма (1), (2) в масштабе реального времени и с высокой экономичностью.Формула изобретения Адаптивный автокоррелятор, содержащий два регистра сдвига, знаковый дельта- модулятор, два знаковых умножителя, первый мультиплексор, блок накопителей, блок синхронизации, первый выход которого соединен с тактовыми входами первого и второго регистров сдвига и знакового дельта-модулятора, выход сигнала первого ранга которого соединен с информационным входом первого регистра сдвига, информационный вход знакового дельта-модулятора 5 10 15 20 25 30 35 40 45 50 55 является информационным входом автокоррелятора, второй и третий вцходы блока синхронизации соединены соответственно с тактовым входом блока накопителей и с управляющим входом первого мультиплексора, группа выходов блока накопителей является группой выходов значений корреляционной функции автокоррелятора, о т л и ч а ю щ и й с я тем, что. с целью павы шения быстродействия, в него дополнительно введены (г) (г - число анализируемых рангов знакового дельта-модулированного сигнала) регистров сдвига, г групп знаковых умножителей, р мультиплексоров (р - число сдвигов сигнала при вычислении автокорреляционной функции), блок вычисления дисперсии и дешифратор. причем вход блока вычисления дисперсии подключен к информационному входу автокоррелятора, выход блока вычисления дисперсии через дешифратор соединен с входом задания временного параметра блока синхронизации, 1-й (1=1 г) выход группы блока синхронизации соединен с входами разрешения работы 1-го регистра сдвига, первого и второго знаковых умножителей и знаковых умножителей 1-й группы, первым и вторым информационными входами первого знакового умножителя, с первым входом второго знакового умножителя и первыми входами знаковых умножителей первой группы, второй вход второго знакового умножителя соединен с первым выходом первого регистра сдвига,1-й(1=2, , Р) выход первого регистра сдвига соединен с вторым входом (1-1)-го знакового умножителя первой группы, выходы первого и второго знаковых умножителей соединены с первыми информационными входами соответственно первого и второго мультиплексоров, выход (1+1)-го знакового умножителя первой группы соединен с первым входом +1)-го мультиплексора, выход сигнала К-го(К=2, , г) ранга знакового дельта-модулятора соединен с информационным входом К-го регистра сдвига, с первыми входами знаковых умножителей г-й группы и вторым входом первого знакового умножителя г-й группы, 1-й (1=1 Р) выход 1-го регистра сдвига соединен с вторым входом (1+1)-го знакового умножителя К-й группы, выходы знаковых умножителей К-й группы соединены с 1-ми информационными входами соответствующих мультиплексоров, выходы которых соединены с соответствующими информационными входами блока накопителей, тактовые входы с третьего по г-й регистров сдвига соединены с первым выходом блока синхронизации, третий выход которого соединен с управляющими входами с второго по р-й мультиплексоров.1774345 6 цл-,1 Л ,3 ООО Ц1 Дц 1 и,адо едак Заказ 3928 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат ".Патент", г. Ужгород, ул.Гагарина, 101 43 с 1..а Я / х. х;" т., "- х9 Р юящ 1 ЮЯШ 01Ы 1 Ю 1 ЮШ 1 Ш. Составитель В. ОрловТехред М.Моргентал Корректор С, Пека