Устройство для выделения тактовой частоты при воспроизведении цифрового сигнала

(56) Авторское свидетельство СССР М 1549400, кл. 6 11 В 5/00,.1987.Л.Н.Голубев и др. Аппаратура ИКМ/А, М., "Радио и связь", 1984, с, 140-142, рис. 3,36(54) УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ ТАКТОВОЙ ЧАСТОТЫ ПРИ ВОСПРОИЗВЕДЕНИИ ЦИФРОВОГО СИГНАЛА(57) Изобретение относится к технике накопления информации, в частности к устИзобретение относится к технике накопления информации, в частности к устройствам для выделения тактовой частоты при воспроизведении цифрового сигнала, и может найти применение при цифровой передачи цифровой информации.Известное устройство для выделения тактовой частоты при воспроизведении цифрбвого сигнала, содержащее фильтр и . формирователь импульсов, включенные между входной и выходной шинами.Недостаток известного устройства состоит в значительной зависимости результата выделения тактовой частоты от величины нестабильности следования тактовых импульсов цифрового сигнала,Наиболее близким по своей технической сущности к предлагаемому устройству для выделения тактовой частоты при воспроизведении цифрового сигнала является ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ПИСАНИЕ И АВТОРСКОМУ СВИД ройствам для выделения тактовой частоты при воспроизведении цифрового сигнала, и может применение при цифровой передаче информации, Цель изобретения - повышение точности выделения тактовой частоты эа счет уменьшения статической фазовой ошибки и собственных шумов. Устройство для выделения тактовой частоты при воспроизведении цифрового сигнала отличается тем, что в него введены два компаратора, четыре диода, шесть резисторов, три конденсатора, два варикапа, которые совместно с другими элементами схемы включены между входной и выходной шинами устройства. 1 ил,устройство для выделения тактовой частоты при воспроизведении цифрового сигнала, содержащее первый и второй транзисторы, змиттеры которых соединены соответственно через первый и второй резисторы с первой шиной питания, подключенной к первому выводу третьего резистора, соединенного вторым выводом с первым выводом первого конденсатора, второй вывод которого подсоединен через катушку индуктивности к общей шине, соединенной с первым выводом четвертого резистора и с первым выводом пятого резистора, подключенного вторым выводом к первому выводу шестого резистора и к эмиттеру третьего транзистора, база которого подсоединена к первому выводу седьмого резистора, четвеотый транзистор, соединенный базой с первым выводом восьмого резистора и подсоединенный базой к первому выводу второгоконденсатора,пятыйтранзистор,соединенный базой с первым выводом девятого резистора, третий и четвертый конденсаторы, десятый и одиннадцатый резисторы, входную шину и вторую шину питания, Недостаток эгого устройства для выделения Б тактовой частоты при воспроизведении циФрового сигнала состоит в малой точности результата выделения тактовой частоты, определяемой статучЬской фаэовой ошибкой и собствеййыми фазовыми шумами. Из вестное устройство нейозволяет также обеспечить достаточную помехоустойчивость, Кроме того известное устройство непозволяет обеспечить высокую скоростьследования тактовых импульсов при достаточно малом потреблении энергии,Цель изобретения. - повышение точности выделения тактовой частоты за счет уменьшения статической фаэовой ошибки и собственных шумов,С этой целью в устройство для выделения текстовой частоты при воспроизведении цифрового сигнала, содержащее первый и второй транзисторы, эмиттеры которых соединены соответственно через первый и второй резисторы спервой шиной питания, подключенной к первому выводу третьего резистора, соединенного вторым выводом с первым вывоцом первого конденсатора, второй вывод которого подсоединен через катушку индуктивности к общей шине, соединенной с первым выводом четвертого резистора и с первым выводом пятого резистора, подключенного вторым выводом к первому выводу шестого резистора и к эмиттеру третьего транзистора, база которого подсоединена к первому выводу седьмого резистора, четвертый транзистор, соединенный базой с первым выводом восьмого резистора и подсоединенный эмиттером к первому выводу второгоконденсатора,пятыйтранзистор,соединенный базой с первым. выводом девятого резистора, третий и четвертый конденсаторы, десятый и одиннадцатый резисторы, входную шину, выходную шину и вторую шину питания, введенч первый компаратор, подсоединенный неинвертирующим входом к входной шине, второй компаратор, подключенныйпрямым выходом к выходной шине50и соединенный неинвертирующим входом с вторым выводом шестого резистора и подсоединенный инвертирующим входом к первому выводу третьего конденсатора, первый и второй диоды, подключенные катодами к вторым выводам соответственно восьмого и девятого резисторов, третий ичетвертый диоды, соединенные анодами с первыми выводами соответственно десятого и одиннадцатого резисторов, подключенных вторыми выводами к второй шине питания, двенадцатый резистор, подключенный первым выводом к коллектору первого транзистора и к коллектору третьего транзистора, тринадцатый резистор, включенный между первой шиной питания и вторым выводом четвертого резистора, соединенным с базой четвертого транзистора и с базой пятого транзистора, подключенного коллектором к базе первого транзистора и к базе и к коллектору второго транзистора; первый варикап, соединенный первым выводом с вторым выводом первого конденсатора, подключенного вторым выводом к первому выводу четвертого конденсатора и к базе третьего транзистора четырнадцатый, пятнадцатый, шестнадцатый и семнадцатый резисторы, пятый, шестой и седьмой конденсаторы и второй варикап, подсоединенные первыми к общей шике, соединенной с вторым выводом третьего конденсатора, первый и второй триггеры и восемнадцатый, девятнадцатый и двадцатый резисторы, причем первый и второй диоды подключены катодами к вторым выводам соответственно четырнадцатого, пятнадцатого резисторов и соединены анодами с анодами соответственно третьего и четвертого диодов, подсоединенных катодами к инвертирующим выходам соответственно первого и второго триггеров, подключенным к информационным входам соответственно второго и первого триггеров; которые соединены входами синхронизации соответственно с прямым и инверсным выходами первого компаратора и подсоединены входами установки нуля соответственно к инверсному и прямому выходам второго компаратора, соединенного инвертирующим входом с вторым выводом шестнадцатого резистора и с первым выводом восемнадцатого резистора, второй вывод которого подключен к первой шине питания, соединенной с коллектором треть-его транзистора, подсоединенного базой к второму выводу пятого конденсатора, а второй вывод двенадцатого резистора подключен к второму выводу седьмого резистора, соединен через девятнадцатый резистор с вторыми выводами первого и второго вари- капов и подсоединен через двенадцатый резистор и вторым выводом шестого конденсатора и семнадцатого резистора.На чертеже изображен один из возможных вариантов предлагаемого устройства для выделения тактовой частоты при воспроизведении цифрового сигнала.Устройство для выделения тактовой частоты при воспроизведении цифрового сигнала содержит первый и второйл20 35 40 45 50 Г) транзисторы 1 и 2, эмиттеры которь,х соединены соответственно через первый и второй резисторы 3 и 4 с первой шиной 5 питания, подключенной к первому выводу третьего резистора 8, третий, четвертый и пятый транзисторы 7,8 и 9, катушку 10 индуктивности, первый, второй, третий и четвертый конденсаторы 11, 12, 13 и 14, четвертый,пятый, шестой, седьмой, восьмой, девятый.,десятый и одиннадцатый резисторы 15, 16,17, 18, 19, 20, 21, 22, входную шину 23, выходную шину 24 и вторую иину 25 питания и общую шину 26, Третий резистор 6 соединен вторым выводом с первым выводом пеового конденсатора 11, второй вьвод которого подсоединен через катушку 10 индуктивности к общей шине 26,. соединенной с первым выводом четвертого, резистора 15 и с первым выводом пятого резистора 16, подключенного вторым выводом к первому выводу шестого резистора 17 и к эмиттеру третьего транзистора 7. Базаретьего ранзистора 7 подключена к первому выводу седьмого резистора 18. Четвертый транзистор 8 соединен базой с первым выводом восыиого резлстора 19 и подсоедине., амиттером,к первому выводу второго конденсатора 12. Пятый транзистор 9 соединен базой с первым выводом девятого реи: тора 20. Устройство для выделения тактово ", частоты при воспроизведении цифрового слгнала содержиттакже первый компаратор 27, подсоединенный неинвертируощим входом к входной шине 23, второй компгратор 28, подключенный прямым вь ходом к входной шине 24 и соединенный неинвертирующим входом с вторым выводом шестого резисто. ра 17 и подсоединенный инвертирующим входом к первому выводу третьего конденсатора 13, первый, второй, третий и четвертый диоды 29, 30, 31, 32; двенадцатый., тринадцатый, четырнадцатый, пятнадцатыйшестнадцатый, семнадцатый, васам надцатый, девятнадцатый и двадцатый резисторы 33, 34, 35, 36, 37, 38, 39, 40, 41, первый и второй варикапы 42 и 43, первый и второй триггеры 44 и 45, пятый, шестой и седьмой конденсаторы 46, 47, 48, Первый и второй диоды 29 и 30 подключены катодами к вторым выводам соответственно восьмого и девятого резисторов 19 и 20, Третий и четвертый. диоды 31 и 32 соединены анодами с первыми выводами соответственно десятого и одиннадцатого резисторов 21 и 22, подключенных вторыми выводами к второй шике 25 питания, двенадцатый резистор 33, подключенный первым выводом к коллектору.первого транзистора 1 и к коллектору третьего транзистора 8. Тринадцатый резистор 34 включен между первой шиной 5 питанля и вторым выводом четвертого резистора 15, соединенным с базой четвертого транзистора 8. и с базой пятого транзистора 9, подключенного коллектором к базе первого транзистора 1 и к базе и к коллектору второго транзистора 2. Первый варикап 42 соединен анодом с вторым выводом первого конденсатора 11, подключенного вторым выводом к первому выводу четвертого конденсатора 14 и к базе третьего транзистора 7, Четырнадцатый,. пятнадцатый, шестнадцатый и семнадцатый резисторы 35,36,37 и ЗВ; пятый, шестой и седьмой конденсаторы 46,47 и 48 второй вврикап 43 подсоединен первыми вь водами к общей шине 26, соединенной с вторым выводом третьего конденсатора 13, При атом второй варикап 43 подсоединен анодом к общей шине 26. Пергыл и второй диоды 29 и 30 подключены катодами к вторым выводам соответственно четырнадцатого и пятнадцатого резисторов 35 и 36 и соединены анодами с анодами соответственно трз-.ьего и четвертого диодов 31 и 32, подсоединенных катодами к инвертируо,.,им выходам соответственно первого и второго триггеров 44 и 45, подключенным к информационным входам состаетсгвенно ворого и перво-о триггеров 5 и 44, Второй и пеовь.й триг ", ы 45 и 4-" соединены входами синхронизации соответственно с прямым и инверсным выходами первого компаратора 27 и подсоединены входами установки нуля соответственно к инверсному и прямому выходам второо компаратора 28. Второй компаратор 28 соединен инвертирующим входсм с вторьм выводом шестнадцатого резистора 37 и с первым выводом восемнадцатого резистора 39, второй вывод которого подключен к первой шине 5 питания, Пе:вая шина 5 питания соединена с коллектором третьего транзистора 7, подсоединенного базой к второму выводу пятого конденсатора 46, Второй вывод двенадцатого резистора 33 псдключен к второму выводу седьмого конденсатора 48, соединен через девятнадцатый резистор 40 с катодами первого и второго варикапов 42 и 43 л подсоединен через двенадцатый резистор 41 к вторым выводам шестого конденсатора 47 и семнадцатого резистора 38,Работа предлагаемого устройства для выделения тактовол частоты при воспроизведении цифрового сигнала происходит следующим образом. Входной цлфровой сигнал, редсталющй собой суайную последовательность наличие импульсов "1" неравной амплитуды и отсутствие импульсов "О" поступает на компаратор 27, который на своих находах формирует взаимно10 30 40 инверсные сигналы, имеющие нормализованную амплитуду, пригодную для дальнейшей обработки, Кроме того, компаратар 27 позволяет минимизировать сдвиг фронтов импульсов между взаимаинверсными сигналами. Эти сигналы наступают на установочны Й и синхранизирующий Входы триггеров 44 и 45, а на соответствующие входы этих же триггеров 44 и 45 поступают взаимоинверсные сигналы с выходом компаратарав 28, Формирующего их иэ сигнала управляемого генератора на варикапах 42 и 43, индуктивности 10; конденсаторах 11,14,46 и транзисторе 7. Резисторы 6,16 и 18 определяют режим генератора по постоянному току, а резистор 17 уменьшает влияниенеинвертиру 1 ощега входа кампаратООЗ 28 нз собственную сабильнасть генератора, Резисторы 37 и 39 и.коммутатор 13 увеличивают помехоустойчивость кампараторз 28. Триггера 44 и 45 на своих инверсных Выходах формируют сигналы логической "1" при совпадении франтов импульсов на их синхранизирующих входах. В этом случае ключи на Диодах 30 и 32, 29 и 31 Формируют нз эмитгерах транзисторов 8 и 9 более высокии потенциал, при катарам транзисторы 1,2,8 и 9 запираются. Резисторы 15 и 34 и конденсатор 12 Формирует на базах транзисторов 8 и 9 напряжение, необходимое для переключения их от сигналов клочел на диодах 29,30,31 и 32, при этом резисторы 19,20,21,22,35 и 36 обеспечивают режим по постоянному току этих клачей. При запертых транзисторах 1 и 8 на их коллекторах запоминается напряжение, которое формировалась на них после предыдущего открыВания или транзистора 1, или транзистора 8, Напряжение запоминается конденсатором 48 пропорционально-интегрирующего фильтра на резисторах 33,38 и 41. Конденсатор 48 необходим для Фильтрации переменной составляющей синала, формируемого при открывании транзисторов 1 и 8, Резистор 40 необходим для развязки по переменному току катодов варикзпов 42 и 43 с пропорционально-интегрирующим фильтром. При несовпадении франтов импульсов не синхранизирующих входах триггеров 44 и 45 на инверсном выходе одного из них Формируется импульс логического "О", длительность которого определяется модулем разности Фаз между Фронтами импульсов на синхранизирующих входах триггеров 44 и 45, Формирование импульса "О" на выходе или триггера 44, или триггера 45 определяется знаком разности Фаз вышеуказанных импульсов. Послс переходного процесса включения большую. часть времени транзисторы 1 и 8 закрыты, а на выходной шине 24 формируется тактовая частота, равная номинальной частоте сигнала на входной шине 23, причем фаза импульсов совпадает с точностью до 10 нс с фазой импульсов "1" на входной шине 23. В диапазоне фазового дрожания сигналов "1" на входной шине 23 не менее 20 кГц. В результате этого повышается точность выделения тактовой частоты, так как статическая фазовая ошибка, возникающая. при изменении параметров варикапов 42 и 43, индуктивнасти 10, и собственной нестабильности генератора на транзистора 7, стремится к нулю,а собственные фазовые шумы генератора на транзисторе 7 подавляются в значительной степени за счет Формирования полосы пропускания цепи управления варикапами 42 и 43 более 20 кГц,Формула и зоб ретен ия Устройство для выделения тактовой частоты при воспроизведении цифрового сигнала, содержащее первый и второй транзисторы, змиттеры которых соединены соответственно через первый и второй резисторы с первой шиной питания, подключенной к первому выводу третьего резистора, соединенного вторым выводам с первым выводом первого конденсатора, второй вывод которого подсоединен через братушку индуктивности к общей шине, соединенной с первым выводом четвертого резистора. и с первым выводом пятого резистора, подключенного вторым выводам к первому выводу шестого резистора и к эмиттеру третьего транзистора, база которого падсаединена к первому выводу седь- . мого резистора, четвертый транзистор, соединенный базой с первым выводам восьмого резистора и подсоединенный змитте-ром к первому выводу второго конденсатора, пятыйтранзистор,соединенный базой с первым выводом. девятого резистора, третий и четвертый конденсаторы, десятый и одиннадцатый резисторы, входную шину, Выходную шину и вторую шину питания, а т л и ч д ю щ е е с я тем, чта, с целью повышения точности выделения тактовой частоты за счет уменьшения статической фазовай ошибки и собственных фазовых шумов, в него введены первый кампаратор, подсоединенный неинвертирующим входом к входной шине, второй компаратор, подключенный прямым выходам к выходной шине и соединенный неинвертирующим входом с вторым выводом шестого резистора и подсоединенный инвертирующим входомк первому выводу третьего конденсатора, первый и второй ди70985 1 О Составитель В, ДобровольскийТехред М.Моргентал Корректор А. Ворович Редактор Т, Орлова Заказ 3744 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушсхая наб 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 оды, подхлюченнь 1 е катодами к вторым выводам соответственно восьмого и девятого резисторов, третий и четвертый диоды, сое- диненнцЕ анодами с первыми выводами соответственно десятого и одиннадцатого резисторов, подключенных вторыми выводами к второй шине питания, двенадцатый резистор, подключенный первым выводом к коллектору первого транзистора и к коллектору третьего транзистора, тринадцатый резистор, включенный между первой шиной питания и вторым выводом четвертого резистора, соединенным с базой четвертого транзистора и с базой пятого тран:истора, подключенного коллектором к базе первого транзистора и к базе и коллектору второго транзистора, первый варикап, соединенный первым выводом с вторым выводом первого конденсатора, подключенного вторым выводом к первому выводу четвертого конденсатора и к базе третьего транзистора, четырнадцатый, пятнадцатый, шестнадцатый и семнадцатый резисторы, пятый, шестой, седьмой конденсаторы и второй варикап, подсоединенные первыми выводам и к общей шине, соединенной с вторым выводом третьего конденсатора, первый и второй триггеры и восемнадцатый, девятнадцатый и двадцатый резисторы, причем первый и второй диоды подключены катодами к вторцм выводам соответственно четырнадцатого и пятнадцатого резисторов и соединены с анодами соответственно треть его и четвертого диодов, подсоединенныхкатодами к инаертирующим выходам соответственно первого и второго триггеров, подключенным к информационным входам соответственно второго и первого тригге ров, которые соединены входами синхронизации соответственно с прямым и инверсным выходами первого компаратора и подсоединены входами установки нуля соответственно к инверсному и прямому выхо дам второго компаратора, соединенногоинвертирующим входом с вторым выводом шестнадцатого резистора и с первым выводом восемнадцатого резистора, второй вывод которого подключен к первой шине 20 питания, соединенной с коллектором третьего транзистора, подсоединенного базой к второму выводу пятого конденсатора, а второй вывод двенадцатого резистора подключен к второму выводу седьмого резистора, 25 соединен через девятнадцатый резистор свторыми выводами первого и второго аарикапов и подсоединен через двадцатый резистор к вторым выводам шестого конденсатораи семнадцатого резистора.