Устройство приоритетного прерывания

,ЩфффЩффф;.-.;фффф,н;ф:.,.,.+.,К АВТ 0 Р СКбМУ СВИДЕТЕЛЬСТВУ ВхДФфйф ф 4 МффМУГмМЙЬФФт 3 %т ФФщ "-". р:(22) 17.12.90 (46) 30.09.92, Бюл. М. 36 (71) Московский институт инженеров граждаской авиации (72) С,Ж,Кишенский, Н.С.Вдовиченко, В. Э, И гнатьев и О.Ю. Кристе н ко (56) 1. Авторское свидетельство СССР М 855665, кл. 0 06 Р 9/46, 1978,2. Авторское свидетельство СССР % 1495790, кл. С 06 Г 9/46, 1986. (54) УСТРОЙСТВО ПРИОРИТЕТНОГО ПРЕРЫВАНИЯ (57) Изобретение относится к вычислительнойтехйикеи может быть использовано для уйравлЖЪя" сГЧередностьо обращения не- сколькйх абонентов к коллективно исполь"ф 1 гяо:я"тотяпхв ц ху"-;, .в в г" "," 4 13 м) "модахФ 7 ъ .3-"= 1 э-"МОИ д"35 .с вэ я " ая уу э нфищ 63:м.:Ве ЙоуВ:ФФ 6 й ф.в 4 ЙяяЙяоФФя ЪйзййьФВХ ЪФдйх 6 файф.б..Ю 1765827 тГФРй :. и 2 .ФйФ ч 4 В%ВФ ъ:"ф 4":-ФФмй:Фч" ";2ос,;.:" ";:.", -, Ф;,"Щ 4:,.-,%Г: ."3.ъ";%0 ф . зуемому ресурсу, Цель изобретения - расширениеобласти применения устройства за счет организации вложенных циклов обслуживания запросов, Устройство приоритетного прерывания содержит регистры 1-4; группы элементов И 5, 6, приоритетный шифратор 7, мультиплексор 8, элементы И 9-11, формирователи импульсов 12, 13, элемент задержки 14, блок сравнения 15, элемент ИЛИ 16, Устройство обеспечивает сравнение кода приоритета задания обслуживаемого в процессоре с требующим обслуживания и прерывает работу процессора, если новый запрос имеет высший приоритет, После обслуживания данного запроса старое задание вновь поступает на обработку. 2 ил,Устройство относится к вычислительной технике и может быть использовано для управления очередностью обращения нескольких абонентов к коллективно используемому ресурсу.Известно устройство приоритетного прерывания 1, содержащее три регистра, группу элементов И, дешифратор и первый элемент ИЛИ, единичные входы первого регистра соединены с запросными входами устройства, информационные входы второго регистра соединены с выходами первого регистра, тактовый вход устройства соединен с тактовым входом второго регистра, информационные входы третьего регистра соединены с входами масок устройства, первые и вторые входы элементов И группы соединены соответственно с выходами второго и третьего регистров, выход дешифратора соединен с входом сброса соответствующего разряда первого регистра,Недостатками известного устройства являются сложность конструкции, низкое быстродействие и низкая достоверность работы,Наиболее близким по технической сущности к заявляемому является устройство 2, содержащее три регистра, группу элементов И, дешифратор, пять элементов ИЛИ и четыре мультиплексора, причем единичные входы первого регистра соединены с запросными входами устройства, информационные входы второго регистра соединены с выходами первого регистра, информационные входы третьего регистра соединены с входами масок устройства, тактовый вход устройства соединен с синхровходом второго регистра, первые и вторые входы элементов И группы соединены соответственно с выходами второго и третьего регистров, каждый выход дешифратора соединен с нулевым соответствующим входом первого регистра, выходы элементов И группы соединены с соответствующими входами первого элемента ИЛИ, выход которого является соответствующим разрядным выходом устройства, и соединен с управляющим входом первого мультиплексора, информационные входы которого соединены с выходами элементов И группы, выходы первого мультиплексора, второго элемента ИЛИ, второго мультиплексора, третьего элемента ИЛИ, третьего мультиплексора, четвертого элемента ИЛИ, пятого мультиплексора и пятого элемента ИЛИ соединены с последовательно, тактовый вход третьего регистра соединен с входом записи устройства, группа выходов кода преры 10 15 20 25 30 35 40 45 50 55 вания устройства соединена с выходами дешифратора. Недостатками известного устройства, выбранного в качестве прототипа, являются сложность оборудования. Также прототип имеет узкую область применения.Целью заявляемого устройства являет. ся расширение области применения за счет организации вложенных циклов обслуживания запросов.Поставленная цель достигается тем, что в устройство приоритетного прерывания, содержащее три регистра, первую группу элементов И, элемент ИЛИ и мультиплексор, причем запросные входы устройства соединены с единичными входами разрядов первого регистра, выходы которого соединены с информационными входами второго регистра, информационные входы третьего регистра соединены с входами масок устройства, одноименные выходы второго и третьего регистров соединены соответственно с первыми и вторыми входами соответствующих элементов И первой группы, введены четвертый регистр, вторая группа элементов И, два формирователя импульсов, три элемента И, элемент задержки, блок сравнения и приоритетный шифратор, причем тактовый вход устройства соединен с синхровходом второго регистра, с первыми входами первого и второго элементов И, управляющим входом мультиплексора и входом элемента задержки, выход которого подключен к первому входу третьего элемента И, второй вход и выход которого соединены ы соответственно с выходом блока сравнения и входом второго формирователя импульсов, выход которого является сигнальным выходом устройства и соединен с первым входом элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом первого формирователя импульсов и синхровходом четвертого регистра, информационные входы которого соединены с выходами мультиплексора, первая и вторая группы информационных входов которого соединены соответственно с первой группой выходов преобразователя кодов и с информационными входами устройства, выходы четвертого регистра являются выходами кода прерывания устройства и соединены с первой группой блока сравнения, вторая группа входов ко-. торого соединена с выходами первой группы приоритетного шифратора, выходы второй группы которого соединены с первыми входами элементов И первой группы, выходы элементов И первой группы соединены с входами приоритетного шифратора, вторые входы элементов И второй группы-: разрядов первого регйстра; второй ответ:- йцйвход устройства соединен с вторым вхо, дом "втброГо-эЛемейта" И, выход которого-, ймйульсов,"вход"зэпйсй устройства соединЪейс вторым "вхбдбмпервого элемейта И,- выход которого подключен "К синхрбвходутретьего регистра,,щр На фиг. 1 приведена структурная схема.-,-устройства приоритетного прерывайия нафйг,"2 - структурная схема приоритетногоГ шифратора..-д Устройство приоритетного прерываниясодержитрегистры 1-4, группы элементов И5, 6 приоритетный шифратор 7, мультиплек.; сор 8, элементы И 9-11, формирователи импульсбв 12, 13, элемент 14 задержки, блок15 сравнения и элемент ИЛИ 16. Запросные171-17 входы устройства соединены с единичными входами соответствующйх разрядов блока 1. Тактовый 18 вход устройствасоединенсвходамиэлементов 9, 10, 14, ссийхровходом"регистра 2 и с управляющиммультиплексора 8. Первый 19 ответный входустройства соединен с входами элеменовИ 6 группы, Второй ответный 20 вход устройства соединен с входом элемента И 10,Группа информационных входов 21 устройства соединена с первой группой информационных вхбдов мультиплексора 8, Группавходов 22 масок устройства соединена с информационнымивходами регистра 3. Выходы кода прерывания 23 соединены свыходами регистра 4 и с первой группойвходов блока сравнения 15. Сигнальный 24выход устройства соединен с выходом формйрователя 13 и с входом элемента ИЛИ 16,Выходы 25 элементов И 6 группы соединеныс Соответ"-твующимй йулевыми"входами регистра 1. Выходы 26 элементов И 5 группысоединены с входами приоритетногошифратора 27, выходы 27 которого подключенык второй группы информационных входовблоков 8 и 15, Вход 28 записи устройствасоединен"с входом"элемейта И 9.к Приоритетный шифратор 7 (фиг. 2) содержит группу элементов И 291-29 к(где К -число каналов запросов устройства), и шифратор 30..тъ-. Устройство работает следующим образ .В исходном состоянии регистры 1 и 2обнулейы: в регистр 3 занесены значениямасок (при единичном значении соответствующегр разряда кода масокдэнйый каналзапросов участвует в обслуживании и имеетСвой приоритет,при нулевом - "нет); чембольше номер канала запроса, тем выше егоприорйтет, Первое занесение кода масок в регйстр 3 может производиться и пои подаче на элемент И 9 сигнала записи, а на информационное входы - кода масок - с первым тактовымимпульсом на входе 18. Регистр 4 - также в нулевом состоянии. При отсутствий"сй 1 нала йоложйтельнбго потенциала с выхода формирователя 12 мультиплексор 8 коммутирует на свои выходы 10"сйтналыс входов блока 7. Цепи начальной установки устройства не показаны на чертежах"."-" " """- "Поступающие запросы записываются в15 разряды регистры 1, устанавливая их в единичное состояние; Работа устройства осуществляется под управлением тактовых импульсов. Рассмотрим работу устройства в установившемся"режиме (как наиболее 20 сложном; кроме того, практически работа в любой ситуации не отличается от описываембй ниже)" С приходом тактового импульса первоначальноопрашивается обслуживающее ус 25 тройство на факт окончания обслуживания, Это производится следующим образом; тактовый импульс поступает на"элемент И 10,и, если в"дайнь 1 й момент времени процессор закончил обслуживание некоторого запроса, он (процессор) выставляет на вход 20 30 сигнал окончания обслуживания (второй ответный вход), а на входы 21 - код запроса, который был прерван в обслуживании при такого прерванного запроса не было, процессор выставляет нулевой код на входах 21). При этом открывается элемент И 10, и тактовый импульС йроходит на еговыходи запускает формирователь 12, формирующий положительн ый"импул ьс требуемой 40"длительностй йэ"вход элемейта ИЛИ 16, при этом мультиплексор 8 подключает на свои выходы кодс входов 21. Тактовый импульс 45 на формирователе 12 также задерживается(последовательно с блоком 12 может быть включен элемент задержки, не показанный на чертеже) с целью установления кода на выходах мультиплексора 8 и к моменту прихода положительного фронта с выхода формирователя 12, по которому код выходов 21 записывается в регйстр"4; Длительность тактового имйульса выбирается таким обра 50 55 зом,чтобыобесйечить запись кода в регистр 4 (может быть на управляющем входе блока 8 также включен формирователь не показанный на чертеже). Таким образом, в регистр 4 записывается кодпрерванйого зайроса, Если после окончания обслуживания очередного запропреры ванийзап росом;"обслуживание кото 35 рого в описываемый момент окончено (если5 10 15 20 55 са процессор не имеет прерванного, в регистр 4 записывается нулевой код. В том случае, когда на данном тактовом импульсе окончания обслуживания запроса нет (нет сигнала на входе 20), формирователь 12 не вырабатывает импульса, а в регистре 4 остается код запроса, обрабатываемой в текущий момент времени процессором.Одновременно с описанными процессами, тактовый импульс записывается совокупность пришедших (и уже содержащихся, но не обслуживаемых из-за низкой приоритетности) запросов из регистра 1 в регистр 2 и сигналом на синхровход регистра 2 (перепись происходит по положительному фронту тактового импульса); поступая на вход элемента И 9 тактовый импульс разрешает у (при необходимости) смену кода масок - если эта смена нужна, пользователь и выставляет на входы 22 новый код масок, а навход 28 - сигнал записи).Далее, записанные запросы в регистре 2, "прореживаются" кодом масок на элементах И группы 5, и поступают на входы приоритетного шифратора (фиг, 2); совокупность элементов И 29 преобразует коды запросов на входах 26 блока 7 в позиционный код разрядности "К", о где позиция единственной единицы определяется номером канала запроса, имеющего наивысший приоритет(максимальный номер канал), это обеспечивается закрытием сигналом запроса максимального приоритета элементов И всех запросов меньших приоритетов, В шифраторе 30 данный позиционный код преобразуется в двоичный, соответствующий номеру запроса на данном такте с наивысшим приоритетом, этот код поступает по выходам 27 в мультиплексор 8, а с окончанием управляющего импульса на управляющем входе мультиплексора 8 - и на его выходах. Длительность тактового импульса и интервал задержки элемента 14 выбираются таким образом, чтобы задержанный тактовый импульс появлялся на выходе элемента 11 после окончания тактового импульса на входе 18,На блоке сравнения производится сравнение приоритетов текущего запроса, выполняемого процессором, и максимального среди ожидающих (с выходов 27 блока 7), Если ожидающий запрос максимального приоритета больше приоритета выполняемого запроса, на выходе блока сравнения 15 появляется положительный потенциал; задержанный тактовый импульс проходит через открытый этим потенциалом элемент И 11 на формирователь импульсов 13, на выходе которого формируется импульс требу 25 30 35 40 45 50 емой длительности, отправляемый процессору с требованием прерывания; по.положительному фронту этого импульса в регистр 4 записывается максимальный приоритет (его код) из мультиплексора 8, который также поступает к процессору.Процессор, принимая сигнал требования прерывания и код прерывания, прерывает выполнение текущего запроса (либо выходит из состояния останова при отсутствии выполняемого запроса), и выставляет на выходе 19 (первом ответном выходе) код подтверждения прерывания; по этому сигналу подтверждения прерывания срабатывает соответствующий элемент И группы 6 и сбрасывает в нулевое состояние соответствующий разряд регистра 1, фиксируя успешное прерывание работы процессора,Если жекод с выходов 27 меньше или равен коду с вьходов регистра 4, прерывания быть не должно (иначе это означало бы прерывание заявкой низшего приоритета более высокоприоритетной заявки); при этом задержанный тактовый импульс не проходит через элемент И 11 и вышеупомянутые процессы не происходят.Со следующим тактовым импульсом описанные процессы повторяются,Следует отметить некоторые специфические особенности заявляемого устройства (свойственные, естественно и прототипу, и, как правило, всем устройствам прерывания):- связь по информационным входам (выходам с процессором) обслуживающим устройством) и при реализации последнего с двунаправленной шиной данных - может быть реализована включением соответствующих шинных формирователей, работающих под управлением процессора, и обеспечивающих двунаправленную работу шины с попеременной передачей - в соответствии с тактовыми импульсами - сигналов по входам процессора 23 и выходам 21; для этой же цели могут быть использованы регистры-защелки с тремя состояниямивыходных цепей, так это обычно реализуется в процессорах при их связи по двунаправленной шине данных с несколькими внешними устройетвами, Указанные цепи не показаны на чертежах;1- на выходах 17-20 устройства могут быть использованы формирователи импульсов, не показанные на чертеже с целью обеспечения длительности входных сигналов, требуемого при конкретной выбранной частоте тактовых импульсов, и временных параметрах обслуживающего устройстваФормула изобретения Устройство приоритетного прерывания, содержащее трй регйстра первую группу элемейтов И, элемент ИЛИ и мультиплексор", "и"рйчем заиросные вход"ы устройства соединены-с единичными входами разрядов первого -регйстра; выходы которого соединены с йнформационными входами второго регистра, ийформационные входы третьего регйстра соедйнены с входами масок устройства, выходы одноименных разрядов второго и третьего регистров соединены соответствеййо с первыми вторыми входами соответствующихэлементов И первой группы, от ли"ча ю щ-е е с я тем, что, с целью расширения области применения устройства йутем организации вложенных циклов обслуживания запросов, в него введены четвертый регистр, вторая группа элементов И, два формирователя импульсов, три элемента И, блок сравнения, блок задержки и п риоритетный шифратор, причем тактовый вход устройства соединен с синхровходом второго региСтра, первыми входами первого и второго элементов И, управляющим входом мультиплексора и входом элемента задержки, выход которого подключен к первому входу третьего элемента И, второй вход и выход которого соединены соответственно с выходом блока сравнения и входом первого формирователя импульсов, выход которого является сигнальным выходом устройства и соединен с первым входом элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом второго формирователя импульсов и синх ровходом четвертого регистра, информационные входы которого соединены с выходами мультиплексора, первая и вторая группы информационных входов которого соединены соответственно с первой группой выходов приоритетного шифратора и сгруппой информационных входов устройства, выходы четвертого регистра являются выходами кода прерывания устройства и соединены с первой группой входов блока 15 сравнения, вторая группа входов которогосоединена с выходами первой группы приоритетного шифратора, выходы второй группы которого соединены с первыми входами элементов И второй группы, выходы 20 элементов И первой группы соединены сгруппой входов приоритетного шифратора, вторые входы элементов И второй группы соединены с первым ответным входом устройства, а выходы подключены к нулевым 25 входам соответствующих разрядов первогорегистра, второй ответный вход устройства соединен с вторым входом второго элемента И, выход которого подключен к входу второго формирователя импульсов, вход за писи устройства соединен с вторым входомпервого элемента И, выход которого подключен к синхровходу третьего регистра,