Селектор импульсов по длительности

/2 5)5 ИЗОБРЕТЕНИ ПИ ИДЕТЕЛЬСТВУ К АВТОРСКОМ(71) Московский институт инженеровданской авиации(56) Авторское свидетельство СССРМ 849476, кл, Н 03 К 5/26, 1979.Авторское свидетельство СССРМ 1403359, кл, Н 03 К 5/26, 1986,(54) СЕЛЕКТОР ИМПУЛЬСОВ ПОТЕЛЬНОСТИ(57) Изобретение относится к импултехнике и может быть использованопускового контроля длительности исов в системах автоматики, телемеха ажски ЛИьснои для до- мпульники и ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР.Ы 2 п, 1758865 А 1 передачи дискретных сигналов. Целью изобретения является обеспечение воэможности оперативной перестройки границ селекции. Селектор импульсов по длительности содержит генератор 1 тактовых импульсов, элементы И 2 и 10, счетчик 3 импульсов, инвертор 4, дешифраторы 5 и 6, выходные шины 11, 15 и 16, триггер 12, сумматор 14 по модулю 2, входную шину 17, Поставленная цель достигается за счет введения регистров 7 - 9 памяти, переключателя 13, блоков 18 и 19 вычитания кодов, блоков 20 - 22, сравнения кодов, регистров 23 и 24 сдвига, групп 25 и 26 элементов И. элементов ИЛИ 27 и 28, кодовых шин 29 - 31, шин 32 - 34 управления, инвертора 35 и образования новых функциональных связей. 1 з.п,ф-лы, 2 ил.20 25 лектора 30 35 40 45 50 Изобретение относится к импульсной .технике и может быть использовано для допускового контроля длительности импульсов в системах автоматики, телемеханики и передачи дискретных сигналов,Известен селектор импульсов по длительности, содержащий генератор тактовых импульсов, два элемента И, формирователь импульсов, блок задержки, два дешифратора и счетчик импульсов.Недостатками известного селектора являются длительное время перенастройки и узкие функциональные возможности,Наиболее близким по технической сущности является селектор импульсов по длительности, содержащий генератор тактовых импульсов, два элемента И, счетчик импульсов, три дешифратора, два блока задержки, инвертор, триггер, формирователь импульсов и сумматор по модулю два Недостатком известного селектора является невозможность оперативной перенастройки границ селекции импульсов, что ограничивает возможности применения сеЦелью изобретения является обеспечение возможности оперативной перестройки границ селекции.Поставленная цель достигается тем, что в селектор импульсов по длительности, содержащий первый инвертор, вход которого соединен со входной шиной, а выход - с входом сброса счетчика импульсов, счетный вход которого соединен с выходом первого элемента И, первый вход которого соединен с выходом генератора тактовых импульсов, а также первый и второй дешифраторы, второй элемент И, выход которого соединен с первой выходной шиной, а первый вход - с выходом триггера, сумматор по модулю два, выход которого соединен со второй выходной шиной, причем выход триггера соединен с третьей выходной шинои, введены с первого по третий регистры памяти, первый и второй регистры сдвига, первый и второй блоки вычитания кодов, первая и вторая группы элементов И, первый и второй элементы ИЛИ, второй инвертор, с первой по третью кодовые шины, с первой по третью шины управления и с первого по третий блоки сравнения кодов, входы первой группы входов каждого из которых поразрядно соединены с выходами счетчика импульсов, входы второй группы входов первого блока сравнения кодов поразрядно соединены с выходами первого регистра памяти и также поразрядно с входами первой группы входов первого блока вычитания кодов, выходы которого поразрядно соединены со входами первого дешифраторв, а входы второй 5 10 15 группы входов поразрядно соединены,со входами второй группы входов второго блока сравнения кодов, также поразрядно - с выходами второго регистра памяти и также поразрядно с входами первой группы входов второго блока вычитания кодов, выходы которого поразрядно соединены с входами второго дешифратора, а входы второй группы входов - поразрядно с выходами третьего регистра памяти и также поразрядно со входами второй группы входов третьего блока сравнения кодов, выход которого соединен с В-входом триггера и через второй инвертор - со вторым входом первого элемента И, Я-вход триггера соединен с первым входом сумматора по модулю два, с выходом второго блока сравнения кодов и с информационным входом второго регистра сдвига, выходы которого соединены с входами первой группы входов второй группы элементов И, а тактовый вход - с выходом генератора тактовых импульсов и с тактовым входом первого регистра сдвига, информационный вход которого соединен с выходом первого блока сравнения кодов, а выходы - поразрядно со входами первой группы входов первой группы элементов И, входы второй группы входов которой пораз.- рядно соединены с выходами первого дешифратора, а выходы - со входами первого элемента ИЛИ, выход которого соединен с вторым входом сумматора по модулю два, причем выходы второго дешифратора поразрядно соединены с входами второй группы входов. второй группы элементов И. выходы которой поразрядно соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, причем информационные входы с первого по третий регистров памяти соединены соответственно с первой по третью кодовыми шинами, а входы записи - соответственно с первой по третью управляющими шинами.Кроме того, в селектор импульсов по длительности введен переключатель, включенный между выходом первого инвертора и входом сброса счетчика импульсов, причем второй вход переключателя соединен с входной шиной.На фиг,1 приведена структурная электрическая схема селектора импульсов по длительности; на фиг.2 - временные диаграммы, поясняющие его работу.Селектор импульсов по длительности содержит генератор 1 тактовых импульсов, первый элемент 2 И, первый счетчик 3 импульсов, первый инвертор 4, первый и второй дешифраторы 5 и б, первый, второй и третий регистры 7 - 9 памяти, второй зле 1758865мент 10 И, первую выходную шину 11, триггер 12, переключатель 13, сумматор 14 помодулю два, вторую и третью выходные шины 15 и 1 б, входную шину 17, первый ивторой блоки 18 и 19 вычитания, с первого 5по третий блоки 20 - 22 сравнения кодов,первый и второй регистры 23 и 24 сдвига,первую и вторую группы 25 и 26 элементовИ, первый и второй элементы 27 и 28 ИЛИ,с первой по третью кодовые шины 29 - 31, 10с пероой по третью шины управления 32 -. 34, второй инвертор 35.Устройство работает следующим образом,До начала работы селектора в регистры 15памяти 7, 8 и 9 заносятся соответственнодвоичные коды значений К, К и М, которые пропорциональны соответственно т -минимально допустимой длительности импульса, хо - номинальной длительности импульса,и х - максимально допустимойдлительности импульса, т,е, удовлетворяющие соотношениям;25Х Т,Т; Т = йТг,Хо = йоТг, То = ИоТг,где Тг - период импульсов с выхода генератора 1. Выбранные значения кодов устандвлиоаются на кодовых шинах 29 - 31 изаписываются в регистры памяти подачейимпульсов записи на шины управления соответственно 32 - 34. После записи указанной информации на выходах блоков 35вычитания 18 и 19 формируются соответственно двоичные коды разностей Ь = то - Хи тэ 2 = Хв То,Переключатель 13 может быть выполнен виде механического переключателя, 40при анализе импульсов положительной полярности его выход подключается к входнойшине 17, а для импульсов отрицательнойполярности - к выходу инвертора 4, такимобразом, при отсутствии импульса с выходапереключателя 13 снимается нулевой потенциал, удерживающий счетчик 3 импульсоо о сброшенном состоянии,В момент поступления на входную шину 7 импульса (временные диаграммы фиг,2 50приведены для импульсов положительнойполярности) на выходе переключателя 3 появляется потенциал логической "1 "(фиг.2 з).снимающий блокировку со счетчика 3, который начинает подсчат импульсов с генератора 1,При длительности входного импульсаТи, УДОВЛЕтООРЯЮЩЕй СООТНОШЕНИЮ Хг,Тхв, после поступления нд вход счетчика 3 Ытактовых импульсов, срабатывает блок 20 сравнения кодов (фиг,2 б), на его выходе "Равно" формируется сигнал, который записывается в младший разряд регистра сдвига 23 и продвигается по регистру 23 тактовыми импульсами. В любой момент времени лишь в одном разряде (не более) регистра сдвига 23 содержится логическая "1" (как и в регистре сдвига 24). Число выходов дешифратороо 5 и б равно максимально возможным значениям соответственно Мз = (хо - хи)Тг И Из 2 = (Т - Хо)IТг, ЧИСЛО раэрядОВ рЕГИСтров сдвига 23 и 24, а также соответственно число элементов И в группах 25 и 26 также равно соответственно Мз 1 и М,2. Регистры сдвига организуют управляемую задержку импульсов; -й выход дешифратора и выход 1-го разряда регистра сдвига подключены к входам -го элемента И соответствующей группы,Таким образом, для выбранных значений Ии Мо сигнал положительного потенциала снимается лишь с одного из выходов дешифратора 5 и при достижении "1", соответствующей данному входному импульсу, соотоетствующего разряда, формируется положительный сигнал на выходе соответствующего элемента И группы 25 (фиг.2 в), поступающий через элемент ИЛИ 27 на первый вход сумматора 14 по модулю два. Таким образом, формируется управляемая задержки импульса тз т, регулируемая установкой значений йи йо.При поступлении на вход счетчика 3 Мо тактовых импульсов срабатывает блок сравнения кодов 21 (фиг,2 г). Импульс с его выхода поступает на второй вход сумматора 14. Наличие сигналов на обоих входах сумматора 14 в соответствии с операцией сложения по модулю два не вызывает формирования на его ьыходе сигнала(фиг.2 д), Одновременно сигнал с выхода "Равно" блока 21 устанавливает триггер 12 в единичное состояние (фиг.2 е) или подтверждает его и на информационный вход регистра сдвига 24, в котором продвигается аналогично вышеописанному, реализуя задержку тз 2 = хе -- то. После этой задержки импульс с выхода регистра сдвига 24 поступает на вход элемента И 10 (фиг.2 ж). открытого для данного случая по второму входу положительным потенциалом с выхода триггера 12 и на выходе элемента И 10 (и шины 11) появляется сигнал, (фиг,2 з), указывающий на то, что длительность импульса находится в пределах (То, Тв)При длительности входного импульса титв (фиг,2, импульс т 2) аналогично вышеописанному срабатывают блоки сравнения20 и 21, через заданные времена задержкина выходах элементов 27 и 28 формируютсяимпульсы. Аналогично, с выхода сумматора14 импульс не формируется, Однако, в момент времени тв, соответствующий поступлению на вход счетчика 3 йе тактовыхимпульсов, срабатывает по выходу "Равно"блок сравнения 22, сбрасывающий триггер12 в нулевое состояние, чем запрещаетсяформирование импульса на выходной шине 1011, Нулевой сигнал с выхода второго инвертора 33 запрещает дальнейшее поступление тактовых импульсов на счетчик 3, врезультате чего счетчик 3 остается в состоянии й до окончания текущего импульса, 15после чего сбрасывается сигналом с переключателя 13 до начала следующегоимпульса, Наличие отрицательного перепаданапряжения на выходе триггера и на шине16 указывает на попадание входного импульса в соответствующий диапазон длительностей,При выполнении условия ттигосрабатывает блок 20. выходной импульс которого через интервал времени т, формируется на выходе блока 25 и поступает на входблока 14. Однако, в данном случае не формируется импульс с выхода "Равно" блока21, так как входной импульс заканчиваетсяраньше этого момента, что вызывает формирование импульса, на выходе сумматора 14,указывающего на то, что длительность входного импульса попадает в соответствующийдиапазон длительностей,При длительности входного импульса 35титн счетчик 3 устанавливается в нулевоесостояние окончанием этого импульса раньше, чем сработает блок 20 сравнения кодов,Поэтому сигналы на выходных шинах 11, 15и 16 не формируются, что указывает на попадание входного импульса в соответствующий диапазон длительностей.Таким образом, селектор позволяет установкой значений Йн. Йо и Йв автоматиНески регулировать значения задержки 1 э 1 и 451 Э 2, что обеспечивает автоматическую настройку селектора на выбранные границыселекции беэ изменения параметров какихлибо блоков селектора. Наличие переключателя 13 обеспечивает возможность анализа 50как положительных, так и отрицательныхвходн ых импул ьсов. Формула изобретения1, Селектор импульсов по длительности, 55 содержащий первый инвертор, вход которого соединен с входной шиной, а выход - с входом сброса счетчика импульсов, счетный вход которого соединен с выходом первого элемента И. первый вход которого соединен с выходом генератора тактовых импульсов, а также первый и второй дешифраторы, второй элемент И, выход которого соединен с первой выходной шиной, а первый вход - с выходом триггера, сумматор по модулю два, выход которого соединен с второй выходной шиной, причем выход триггера соединен с третьей выходной шиной, о т л и ч а ющ и й с я тем, что, с целью обеспечения возможности оперативной перестройки границ селекции. в него введены с первого потретий регистры памяти, первый и второй регистры сдвига, первый и второй блоки вычитания кодов, первая и вторая группы элементов И, первый и второй элементы ИЛИ, второй инвертор, с первой по третью кодовые шины, с первой по третью шины управления и с первого по третий блоки сравнения кодов, входы первой группы входов каждого из которых поразрядно соединены с выходами счетчика импульсов, входы второй группы входов первГ о блока сравнения кодов поразрядно соединены с выходами первого регистра памяти и также поразрядно с входами первой группы входов первого блока вычитания кодов, выходы которого поразрядно соединены с входами первого дешифратора, а входы второй группы входов поразрядно соединены с входами второй группы входов второгоблокасравнения кодов, также поразрядно - с выходами второго регистра памяти и также поразрядно с входами. первой группы входов второго блока вычитания кодов, выходы которого поразрядно соединены с входами второго дешифратора, а входы второй группы входов - поразрядно с выходами третьего регистра памяти и также поразрядно с входами второй группы входов третьего блока сравнения кодов, выход которого соединен с Й- входом триггера и через второй инвертор - с вторым входом первого элемента И, причем Я-вход триггера соединен с первым входом сумматора по модулю два, с выходом второго блока сравнения кодов и с информационным входом второго регистра сдвига, выходы которого соединены с входами первой группы входов второй группы элементов И, а тактовый вход - с выходом генератора тактовых импульсов и с тактовым входом первого регистра сдвига, информационный вход которого соединен с выходом первого блока сравнения кодов, а выходы - поразрядно с входами первой группы входов первой группы элементов И, входы второй группы входов которой поразрядно соединены с выходами первого дешифратора, а выходы - с входами первого элемента ИЛИ, выход которого соединен с вторым1758865 10 Составитель С,КишенскийТехред М. Моргентал Корр актор О.Спесивы П,Гере аказ 3012 ВКИИПИ Госуда ГКНТ СССР Тираж Подписноерственного комитета по изобретениям и открытиям при 113035, Москва, Ж. Раушская наб 45 1 зводственно-нзда 1 ельский комбинат "Патент", г. Уж, ул.Гагарина, 10 входом сумматора по модулю два, причем выходы второго дешифратора поразрядно соединены с входами второй группы входов второй группы элементов И, выходы которой поразрядно соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, причем информационные входы с первого по третий регистров памяти соединены соответственно с первой по третью кодовыми шинами, а входы записи - соответственно с первой по третью управляющими шинами,2. Селектор по п.1, о т л и ч а ю щ и й с ятем, что, с целью обеспечения возможности5 селектирования входных импульсов с активным уровнем как логической "1", так и логического "0", в него введен переключатель,включенный между выходом первого инвертора и входом сброса счетчика импульсов,10 причем второй вход переключателя соединен с входной шиной.