Устройство для сопряжения эвм с внешней памятью

СООЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИХ 06 г 13/О Г 5 ПИСАНИ ОБРЕТЕ ИЯ тво ССС 00 19831 н ЕНИЯ ЭВМ к вычехнике инфор лиинфо 5, .пе ЭВМГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И (ЛНРЫТИЯМПРИ ГКНТ СССР Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛЯ СОПРЯС ВНЕОНЕЙ ПАМЯТЬЮ(57) Изобретение относитстельной.и информационнойи предназначено для обмен Изобретение относится к вычислительной и информационной технике ипредназначено для обмена информациеймежду ЭВМ и внешней памятью,Известно устройство для управленияобмена процессора с. памятью, содержащее два счетчика адреса, триггер,генератор импульсов, два блока элементов И, четыре элемента И, два блока элементов ИЛИ, три элемента задержки, распределитель импульсов идва блока памяти.Наиболее близким техническим ре"шением к предлагаемому является уст"ройство сопряжения ЭВМ с внешней памятью, содержащее устройство согласования, устройство управления магист"ралью, схему опознания, устройствоуправления, регистр адреса, мультиплексор данных, Формирователь корректирующих разрядов, дешифратор,корректор и Формирователь временных 2цией между ЭВМ и внешней памятью. Цель изобретения - расширение адресного пространства ЭВМ при работе с внешней памятью. Устройство для сопряжения ЭВМ с внешней памятью содержит регистр адреса, усилитель корректирующих кодов, дешифратор сиг" налов управления, формирователь временных стробов и мультиплексор данных. Благодаря использованию устройства адресное пространство, отводимое под порт связи ЭВМ с внешней памятью, сокращается с 4096 до трех шестнадцатиразрядных слов. 2 ил,стробов, Это устройство позволяет записывать и кодировать рмацию по коду; Хэмминга 21-.16- редаваемую во внешнюю память из с шиной МПИ, а также считывать и декодировать информацию, принимаемую из внешней памяти в канал ЭВМ, Устройство сопряжения является портом связи ЭВМ с внешней памятью и занимает в ад" ресном пространстве ЭВМ область памяти .в 4 К (4096) 16-разрядных слов.Недостатком известного устройства является большая часть памяти, отводимая в адресном пространстве ЭВМ для связи с внешней памятью.Цель изобретения - расширение ад.-ресного пространства ЭВМ при работе с внешней памятью.Устройство для сопряжения ЭВМ с внешней памятью содержит регистр адреса, усилитель корректирующих кодов, дешифратор сигналов управленйя, фор) ф.т 35 55 3 1мирователь временных стробов и мультиплексор данных, Благодаря совместной работе устройства сопряжения спараллельным 16-разрядным интерфейсом в составе ЗВМ адресное пространство, отводимое под порт связи в ЭВМс внешней памятью, сокращается с4096 до 3 16-разрядных слов,На фиг. приведена Функциональнаясхема устройства для сопряжения ЭВМс внешней памятью; на фиг,2 - циклобращения к внешней памяти,Устройство для сопряжения ЭВМ свнешней памятью содержит регистрадреса, усилитель 2 корректирующихкодов, дешифратор 3 управляющих сигналов, Формирователь 4 временныхстробов, мультиплексор 5 данных,16-разрядную шину 6 входов от ЗВМ(ВДОО15 В), вход 7 от нулевогоразряда регистра состояния ЭВМ(РСООВ), вход 8 от первого разрядарегистра состояния ЭВМ (РС 01 В), вход9 от ЭВМ "Ввод данных В" 9, вход 10от ЭВМ пВывод данных В", 16-разрядную шину 11 выходов информационныхсигналов данных на внешнюю память(АД (0015, пятиразряднуюшину 12 выходов корректирующих кодовна внешнюю память О 1(5),двенадцатиразрядную шину 13 арресныхвыходов на внешнюю память (А О 1(11), выход 14 на внешнюю па"мять - авария источника питания (АИПвыход 15 на внешнюю память, разрешающий запись информации (РЗРЗП), выход16 на внешнюю память- выбор информа"ционных .кристаллов (В, выход 17 навнешнюю память - выбор корректирующих кристаллов (ВКК), 16"разряднуюшину 18 информационных входов с внеш"ней памяти (Р, (О15), пятираэ"рядную шину 19 входов корректирующихкодов с внешней памяти (Р (1620), линию "Выбор канала" 20чтения, линию "Разрешение авода" 21,. линию "Строб адреса" 22, линиюСброс" 23, линию "Строб разрешенияВК/ВККн 24, линию нСтроб разрешенияввода" 25, линию "Разрешение" 26,16-разрядную шину 27 выходов на ЭВМ(ВВОО. 158).16 разрядов данных при записи впамять передаются непосредственно свходов 6 на выходы 11, 5 младших разрядов через усилитель 2 корректирующих кодов передаются с входов 6 навыходы 12 для записи в память, 12младших разрядов с входов 6 запоми 1 4наются в регистре 1 адреса и удер"живаются на выходах 13 на время всегоцикла обращения к памяти,Чтение данных из памяти осуществляется с входов 18 и 19. Через мультиплексор 5 данные поступают на выходы 27 в ЭВМ, Управление установкойадреса, записью и.чтением информацииосуществляется дешифратором 3 управляющих сигналов, на который с входов7 - 10 от ЭВМ подаются управляющиесигналы. Синхронизацию работы дешиф"ратора 3 управляющих сигналов , осуществляет формирователь 4 временныхстробов по линиям 24 - 26, Управле-.ние регистром 1 адреса дешифратор 3управляющих сигналов производит полиниям 22 и 23, а мультиплексором5 данных - по линиям 20 и 21. Управление внешней памятью дешифратором 3 управляющих сигналов осуществляется с выходов 14 - 17,Работа устройства характеризуется двумя циклами: циклом хранейияинформации и циклом обращения к ячейке внешней памяти, В цикле храненияна входы 7 и 8 устройства из ЭВМподаются сигналы низкого уровня. РешиФратор 3 управляющих сигналов полинии 23 производит начальную установку регистра 1 адреса и по выходу 14 запрещает обращение к внешней памяти, Цикл обращения к внешнейпамяти подразделяется на три режима:режим установки адреса, режим информационных разрядов и режим корректирующих кодов. Каждый из режимовразделяется на две Фазы: предварительную и исполнительную, В режиме установки адреса наличие двух Фаз обязательно,и они следуют одна за другой,В двух других режимах предварительная фаза необязательна, если она была установлена и не было перехода надругой режим работы, Исполнительнаяфаза в этих режимах возможна в двухвидах - записи и чтения, Первым вцикле обращения к внешней памятиявляется режим адреса, В предварительной фазе режима адреса на входы7 и 8 из ЭВМ постуйают сигналы вы"сокого уровня, В исполнительной фазена входы б из ЭВМ поступает код ад-реса ячейки внешней памяти, а навход 1 О " импульс синхронизации. Издешифратора 3 управляющих сигналов врегистр 1 адреса по линии 22 подается строб адреса , по приходу кото20 30 35 40 45 10 55 5 17358рого на выходах 13 устанавливается код адреса ячейки внешней памяти,удерживаемый до конца цикла обращения, В предварительной фазе режимаинформационных разрядов иэ ЭВМ на5вход 7.поступает сигнал высокогоуровня, а на вход 8 - низкого. Полинии 20 мультиплексор 5 данных подготавливается к приему данных иэ1 Овнешней памяти с входов 18,8 исполнительной фазе при чтенииинформации из внешней памяти из ЭВМна вход 9 поступает импульс синхронизации. Из дешифратора 3 на формирователь 4 временных стробов по линии 26 поступает сигнал "Разрешение",запускающий его, Из Формирователя4 в дешифратор 3 по линиям 24 и 25подаются стробы разрешения. Дешифратор 3 выдает на выход 16 сигналвыбора информационных кристаллов- памяти. Стробом "Разрешение ввода"по линии 21 тактируется мультиплексор 5 даннь 1 х, Информация с входов 18через мультиплексор 5 поступает навыходы 27 в ЭВМ, В исполнительнойфазе при записи информации во внешнюю память из ЭВМ на вход 10 пос"тупает импульс синхронизации инфор"мация с входов 6 подается на выходы11. Из дешифратора 3 на выход 15выдается сигнал разрешения записи, ана Формирователь 4 по линии 26 посту"пает сигнал "Разрешение", запускающий его, Из формирователя 4 в дешифратор 3 по линиям 24 и 25 подаютсястробы разрешения, Дешифратор 3 выдает на выход 16 сигнал выбора ин"формационных кристаллов памяти. Происходит запись информации во внешнююпамять.В предварительной Фазе режима корректирующих кодов из ЭВМ на вход 7поступает сигнал низкого уровня, ана вход 8 - высокого. По линии 20мультиплексор 5 данных подготавливается к приему кодов из внешней памяти с входов 19, В исполнительнойфазе при чтении корректирующих кодовиз ЭВИ на вход 9 поступает импульссинхронизации. Из дешифратора 3 наФормирователь 4 временных стробов полинии 26 поступает сигнал "Разрешение", запускающий его. Из формирователя 4 в дешифратоо 3 по линиям24 и 25 подаются стробы разрешения.Дешифратор 3 выдает на выход 17 сигнал выбора корректирующих крисгаллов 61 6памяти. Стробом "Разрешение вводе"по линии 21 тактируется мультиплексор 5 данных. Корректирующие коды свходов. 19 через мультиплексор 5 поступают на выходы 27 в ЭВИ, 8 ис"полнительной фазе при записи корректирующих кодов во внешнюю памятьиз ЭВМ на вход 10 поступает импульссинхронизации, корректирующие коды свходов 6 через усилитель 2 подаютсяна выходы 12, Из дешифратора 3 на выход 15 выдается сигнал разрешениязаписи, а на.формирователь 4 по линии поступает сигнал "Разрешение",запускающий его. Из Формирователяв дешифратор 3 по линиям 24 и 25подаются стробы разрешения. Решифратор 3 выдает на выход 17 сигнал выбо"ра корректирующих кристаглов памяти.Происходит запись корректирующих кодов во внешнюю .память,Применение предлагаемого устройства позволяет экономить адресноепространство оперативной памяти ЗВМс шиной МПИ с 4096 до 3 16-разрядныхслов, отводимое под порт связи свнешней памятью,Формула изобретенияУстройство для сопряжения ЭВМ с внешней памятью, содержащее регистр адреса, усилитель корректирующих кодов, дешифратор сигналов управления, формирователь временных стробов и мультиплексор данных, первые и вторые группы информационных входов которого являются входами устройства для подключения к группам информационных и корректирующих выходов внешней памяти, прицем группа входов дешифратора управляющих сигналов является группой входов устройства для подключения к группе управляющих входов ЭВИ, о т л и ц а ю щ е е с я тем, цто, с целью расширения адресного пространства ЭВМ при работе с внешней памятью, в устройстве группа информационных входов регистра адреса является группой входов устройства для подключения к группе информационных выходов ЗВИ и группе ин" Формационных входов внешней памяти и соединена через усилитель коррек-. тирующих кодов с группой выходов устч ройства для подключения к группе кор, ректирующих входов внешней памяти, вход разрешения и первый и,второйвыходы формирователя временных стробов подключены к первому выходу и .первому и второму синхронизирующимвходам дешифратора управляющих сигналов, первая группа выходов которого и группа выходов регистра адресаявляется соответствующими группамивыходов устройства для подключенияк группам синхронизирующих и адрес 735861ных входов внешней памяти, втораяи третья группа выходов дешифраторауправляющих сигналов соединены соответственно с группами управляющихвходов регистра адреса и мультиплексора данных, группа выходов которого является группой выходов устройства для подключения к группеинформационных входов АЙВИ.едакт Юрк ая Заказ 1817 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС113035, Москва, Ж 35, Раушская наб., д. 4/5 роизводственно-издательский комбинат "Патентф, г. Ужгород,Гагарина, 10 РСООВ 7 РСОА 8 АИП В АО) (Ю О ВУВ.ДАН. В Ю (тадао. й Ярос О вробеазр.Вба Я03 Ю 0 6 ОВККВДОО.Ю4 ДВ(уютЮ(1-: ,РарюшенцеЬХобрп 3 р, ВВо 8 аВыбор юумяуйцргавие РОВфдсЖД(1 ВР (Э 7ВВЯ 6 ЗМсо 3 пинкг ставитель С,Барсуковхред А,Кравчук Корректор Л,Пилипенко