Многофункциональный логический модуль

(51)5 Н 03 К 19/О 1)1 ИСАНИ БРЕТЕН ВТ ОМ ИДЕТЕЛ ся к импульсной ике и предназнаметрических булеех переменных, циональный логиый на МОП-транри элемента НЕ, И, эл е мент 2-2 И- И, два элемента и одну выходную И,Недоста онального л сокая МОП-транзи вие при выч ных,функцится выслу деист- ременшину.Недостатком м ченные функциона скольку он реали только от трех переНаиболее близ нием к предлагаем циональный л он м альгиче- еские ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР 1(54) МНОГОФУНКЦИОНАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ57) Изобретение относится к импульсной технике и микроэлектронике и может быть использовано для реализации симметрических булевых функций четырех переменных, Цель изобретения - упрощение конструкции и повышение быстродействия многофункционального логического модуля. Цель достигается тем, что многофункциональный Изобретение относи технике и микроэлектрон ченодля реализации сим вых функций (с,б.ф,) четыИзвестен .многофунк ческий модуль, выполнен зисторах и содержащий два элемента 2-2 И-ЗИЛ 2 ИЛИ, элемент 2-ЗИИЛ ИЛИ, семь входных шин одуля являются огранильные возможности, позует с, б. фза вися щие .менных.ким техническим решеому является многофункогический модуль,логический модуль, реализующий симметрические булевы функции четырех переменных, содержит выполненные на МОП-транзисторах два элемента НЕ, четыре элемента 2-2 ИЛИ-ЗИ, два элемента 2- 2 ИЛИИ, элемент ИЛИ - НЕ, элемент ИСКЛ ЮЧАЮ ЩЕ Е ИЛИ, элемент 2-4 ИЛИ 2 И, четыре информационные шины, пять настроечных шин и выходную шину, Сложность модуля по числу МОП-транзисторов составляет 59, Многофункциональный логический модуль работает следующим образом. На информационные шины подаются двоичные переменные х 1, х 2, хз, х 4, на настроечные шины - сигналы настройки 00.01, 02, Оз, 04, значения которых принадле- с жат множеству (0,1), На выходной шине реализуется симметрическая.булева функции Р=Е(х 1, х 2, хз, х 4), огределяемая вектором настройки О=(00, 01, 02. Оз, 04). 1 табл., 7 ил,содержащий выполненные на МОП-транзисторах и (и - число переменных реализуемых булевых функций) линеек логических ячеек, каждая из которых содержит элемент СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и элемент тком известного много огического модуля явля ложность (по сторов) и низкое быстр ислении с.б,ф. четырех и Цель изобретения - упрощение к укции и повышение быстродействия офункционального логического модулНа фиг, 1 представлена функцио ая. схема многофункционального ло кого модуля; на фиг. 2 - 7 - электричпринципиальные схемы, выполненные на МОП-транзисторах элементов 2-2 ИЛИ-ЗИ, 2-2 ИЛИИ, НЕ, 2-4 ИЛИИ, ИСКЛЮЧАЮЩЕЕ ИЛИ и ИЛИ-НЕ соответственно,Многофункциональный логический модуль (фиг, 1) содеркит выполненные на МОП-транзисторах два элемента НЕ 1 и 2, четыре элемента 2-2 ИЛИ-ЗИ 3-6, два элемента 2-2 ИЛИИ 7 и 8, элемент ИЛИ - НЕ 9, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10, элемент 2-4 ИЛИ.2 И 11, четыре информационные шины 12 - 15, пять настроечных шин 16 - 20, выходную шину 21.Элемент 2-2 ИЛИ-ЗИ (фиг. 2) собран из пяти переключательных 22-26 и одном нагрузочном 27 МОП-транзисторах, включенных между шинами питания 28 и 29, к-я (К=1,2,3,4,5) входная шина 29+1 элемента соединена с затвором транзистора 21+1, выходная шина .35 элемента соединена со стоком транзистора 27 (истоками транзисторов 23 и 25),Элемент 2-2 ИЛИИ ,фи-. 3) собран на шести переключательных 36 - 41 и одном нагрузочном 42 транзисторах, включенных между шинами питания 43 и 44, 1-я (1=1,26) входная шина 44+ элемента соединена с затвором транзистора 35+1, выходная шина 51 элемента соединена со стоком транзистора 42 (истоками транзисторов 37 и 39),Элемент НЕ (фиг, 4) собран на одном переключательном 52 и одном нагрузочном 53 транзисторах, включенных между шинами 54 и 55 питания входная шина 56 элемента соединена с затвором транзистора 52, выходная шина 57 элемента соединена со стоком транзистора 52 (истоком транзистора 53),Элемент 2-4 ИЛИИ (фиг. 5) собран на восьми переключательнь 1 х 58 - 65 и одном нагрузочном бб транзисторах, включенных между шинами 67 и 68 питания, э-я (э=1, 2,.,8) входная шина 68+э элемента соединена с затвором транзистора 57+э, выходная шина 77 элемента соединена со стоком транзистора 66 (истоками транзисторов 59, 61, 63 и 65),Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (фиг, 6) собран из трех переключательных 78 - 80 и двух нагрузочных 81 и 82 транзисторах, включенных между шинами 83 и 84 питания, первая 85 и вторая 86 входные шины элемента соединены соответственно с затворами транзисторов 85 и 86, выходная шина 87 элемента соединена со стоком транзистора 82 (истоком транзистора 79),Элемент ИЛИ-НЕ (фиг, 7) собран на двух переключательных 88 и 89 и одном нагрузочном 90 транзисторах, включенныхмежду шинами 91 и 92 питания, первая 93 ивторая 94 входные шины элемента соединены соответственно с затворами транзисторов 88 и 89, выходная шина 95 элемента5 соединена со стоками транзисторов 88 и 89(с истоком транзистора 90),10 15 20 25 30 35 40455055 Многофункциональный логический модуль работает. следующим образом,На информационные шины 12-15 подаются двоичные переменные х 1, х 2, хЗ. х 4 (в произвольном порядке), на настроечные шины 16 - 20- сигналы настройки 00, 01, 02, 03 и 04 соответственно, значения которых принадлежат множеству (0,1). На выходной шине 21 реализуется значение с,б,ф. Р=Цх 1, х 2, хЗ, х 4) на данном наборе значений переменных, которая определяется вектором настройки 0=(00,01,02,04),В таблице представлены значения сигналов настройки и соответствующие им двоичные номера (таблицы истинности) реализуемых модулем с,б,ф. четырех переменных,Достоиством модуля являются простая конструкция и высокое быстродействие. Так, для построения модуля необходимо 59 МОП-транзисторов(как это следует из фиг.1-7), в то время как прототип при п=4 требует для своей реализации 80 МОП-транзисторов, Быстродействие модуля определяется в основном задержкой распространения сигналов через три уровня логических элементов, а быстродействие прототипа (при п=4) определяется задержкой восьми уровней логических элементов, Указанные преимущества приведут к высокой технико-экономической эффективности при реализации модуля современными интегральными технологиями,Формула изобретения Многофункциональный логический модуль, выполненный на МОП-транзисторах исодержащий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, о т л и ч а ю щ и й с я тем, что, с целью упрощения и повышения быстродействия, содержит элемент ИЛИ - НЕ, элемент 2- 4 ИЛИИ, два элемента 2-2 ИЛИИ, четыреэлемента 2-2 ИЛИ-ЗИ и два элемента НЕ,входная шина первого из которых соединена с первой информационной шиной модуля, первой входной шиной -го (=1,2,3,4) элемента 2-2 ИЛИ-ЗИ и первой входной шиной )-го (/=1,2) элемента 2-2 ИЛИИ, а выходная шина соединена с второй входнойшиной 1-го элемента 2-2 ИЛИ-ЗИ и второйвходной шиной )-го элемента 2-2 ИЛИИ, первая настроечная шина модуля соединена с третьей входной шиной первого элемента 2-2 ИЛИ-ЗИ, четвертая входная шина1732462 которого соединена с второй настроечной шиной модуля, третьей входной шиной.второго элемента 2-2 ИЛИ-ЗИ и третьей входной шиной третьего элемента 2-2 ИЛИ-ЗИ, четвертая входная шина которого соединена с третьей настроечной шиной модуля, четвертой входной шиной второго элемента 2-2 ИЛИ-ЗИ, третьей входной шиной четвертого элемента 2-2 ИЛ И-ЗИ и третьей входной шиной первого элемента 2-2 ИЛИИ, четвертая входная шина которого соединена с четвертой настроечной шиной модуля, четвертай входной шиной четвертого элемента 2-2 ИЛИ-ЗИ и третьей входной шиной второго элемента 2-2 ИЛИИ, четвертая входная шина которого соединена с пятой настроечной шиной модуля, )+1)-я информационная шина которого соединена с Ц+4)-й входной шиной)-го элемента 2-2 ИЛИИ,)-й входной 20 16 00 17 О 1 20 21 04 : РХ 1,Х 2,ХЭ,Х 4) 0 0 0 0 О 0 0 0 0 О О 0 О О О 0 1 1 1 1 1 1 1 1 1 1 1 1 .1 0 0 О О О 0 0 О 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 О 0 0 1 1 1 1 0 0 0 О 1 1 1 0 О О 0 1 1 1 1 0 О 0 0 1 1 1 0 0 1 1 О О 1 1 О 0 1 1 О 0 1 1 .О 0 1 1 О О 1 1 0 1 1 О 0 1 1 0 1 О 1 0 1 0 1 0 1 0 1 О 1 0 1 0 1 шиной элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и )-й входной шиной элемента ИЛИ-НЕ, выходная шина которого соединена с пятой входной шиной 2)-1)-.го элемента 2-2 ИЛИЗИ, выходная шина которогосоединена с)-й входной шиной элемента 2-4 ИЛИИ, О+2)-я входная шина которого соединена с выходной шиной )-го элемента 2-2 ИЛИИ, пятая входная шина соединена с четвертой информационной шиной модуля и входной шиной второго элемента НЕ, выходная шина которого соединена с шестой входной шиной элемента 2-4 ИЛИИ, выходная шина которого соединена с выхбдной иинОЙ модуля, а егор+6)-я еходиая аина соединена с выходной шиной 2)-го злемеита 2-2 ИЛИ-ЗИ,. пятая входная аина которого соединена с .выходной шиной элемента ИСКЛЮЧАЮ-, ЩЕЕ ИЛИ,0000000000000000 0000000000000001 0000000100010110 0000000100010111 0001011001101000 0001011001101001 0010111011111110 0001011101111111 0110100010000000 0110100010000001 0110100110010110 0110100110610111 0111111011101000 0111111011101001 0111111111111110 0111111111111111 1000000000000000 1000000000000001 1000000100010110 1000000100010111 1001011001101000 1001011001101001 1001011101111110 1001011101111111 1110100010000000 .1110100010000001 1110100110010110 1110100110010111 1111111011101000 1111111011101001 1111111111111110 11111111111111111732462 Фиг. 7 орректор Ч, Максимиши Редактор С. Пекэр акаэ 1589 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., 4/5 роизводственно-издательский комбинат "Патент", г. Ужгород. ул,Гагарина. 10 7 75 75 7 7 б Я юг Составитель В. Суп Техред М.Моргентал