Логический элемент на переключении тока

(51)5 Н 03 ОСУДАРСТВЕННЫЙ КОМИТЕТ О ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ Шагуадио и Микросхемыове базоворавила прос. 100,(54) ЛОГИЧЕСКИЙ ЭЛКЛЮЧЕНИИ ТОКА(57) Изобретение относится ктехнике, в частности к логически ЕМЕНТ НА ПЕ пульсной хемам на Изо ехнике ам на спольз ральных нной ч(71) Ленинградское обьединение электронного приборостроения "Светлана"(56) Алексеенко А.Г., рин И.И. Микросхемотехника. М.: Р связь, 1982, с.115-118,Микросхемы интегральные. Кристалл К1520 ХМ 2. Исходные данные по проектированию заказных матричных БИС на базовомматричном кристалле. И 60.734,106, 1984, с.43-44, 54,Руководящий документ.интегральные матричные на оснго матричного кристалла С. Пектирования РД М 194-88, 1988,ретение относится к импульснои в частности к логическим элеменереключении тока, и может быть овано в сверхскоростных интегсхемах для построения комбинацисти логических схем. В ряде случаев при построении ЭСЛ элемента, выполненного на двух уровнях переключения тока, требуется реализовать функцию (Х 1, Х 2, Хз) = Х 1 Х 2 Хз + Х 1 Х 2 Хз, при" переключении тока, и может быть использовано в сверхскоростных интегральных схемах для построения комбинационной части логических схем. Цель изобретения - расширение функциональных возможностей логического элемента на переключении тока путем реализации функции трех переменных. Логический элемент на переключении тока содержит пять транзисторов, резистор, два источника тока, две шины опорного напряжения, два входа, выход, одиннадцать, дополнительных транзисторов, два дополнительных источника тока и третий вход. Введение одиннадцати дополнительных транзисторов, двух дополнительных источников тока и третьего входа позволяет расширить функциональные возможности логического элемента за счет реализации функции трех переменных У = Х 1 Х 2 Хз + +Х 1 Х 2 Хз или т 1 = Х 1 Х 2 Хз при обеспечении максимального быстродействия и сохранении стабильности уровня логического нуля на выходе без использования диодного фиксатора потенциалов. 2 п.ф-лы, 1 ил. чем задержка переключения от любои переменной при этом должна бь 1 ть минимальна.Известен метод построения функций трех переменных на одном переключаемом токе при трех ярусах его переключения, однако задержка сигнала, подаваемого на нижний ярус, оказывается значительно больше задержки прохождения сигнала, подаваемого на верхний ярус.Кроме того, значительное число БМК ЭСЛ-типа ориентировано на два уровня переключения тока, что также заставляет ограничиваться двумя уровнями.Известны элементы 2, выполненные на двух и более токовых ключах, с двумя уровнями переключения тока, причем максимальная задержка таких схем примерно равна задержке одного токового ключа.Однако в элементе, построенном данным образом, через резистор, формирующий логический перепад, может одновременно протекать О, 1, 2 и более токов токовых ключей. Для стабилизации уровня логического нуля в элемент введен параллельно этому резистору ограничительный диод, что, однако, не позволяет сохранять достаточно стабильный уровень логического нуля и приводит к увеличению задержки,Наиболее близким по технической сущности является элемент 3, реализующий функцию Г(Х 1 Х 2) = Х 1 Х 2 на двух уровнях переключения тока, т,е. формируют функцию, являющуюся частным случаем требуемой при ХЗ= О.Недостатком этого элемента является невозможность реализации функции Г(Х 1 Х 2 Хз) = Х 1 Х 2 Хз+ Х 1 Х 2 Хз от трех переменных, каждая из которых отлична от сопэт.Целью изобретения является расширение функциональных возможностей логического элемента на переключении тока путем реализации функции трех переменных.Поставленная цель достигается тем, что в элемент на переключении тока, содержащий пять транзисторов, резистор, два источника тока, две шины опорного напряжения, два входа и выход, причем первый и второй транзисторы выполнены с обьединенными эмиттерами, которые подключены к первому источнику тока, коллектор первого транзистора соединен с эмиттерами третьего и четвертого транзисторов, база первого транзистора соединена с эмиттером пятого и со вторым источником тока, база второго - с первой шиной опорного напряжения, база четвертого транзистора подключена ко второй шине опорного напряжения, база пятого транзистора соединена с первым входом элемента, база третьего транзистора соединена со вторым входом элемента, коллектор четвертого транзистора подключен кколлектору второго транзистора, к первому выводу резистора и к выходу элемента, коллектор третьего транзистора подключен кколлектору пятого транзистора и второму выводу резистора, согласно изобретению, введены десять дополнительных транзисторов, два дополнительных источника тока,третий вход элемента, причем эмиттеры45 50 5 10 15 20 25 30 35 40 первого и второго дополнительных транзисторов соединены с первым дополнительным источником тока, коллектор первого дополнительного транзистора соединен с эмиттерами третьего и четвертого дополнительных транзисторов, база первого дополнительного транзистора соединена с эмиттером пятого дополнительного транзистора и вторым дополнительным источником тока, база второго дополнительного транзистора - с первой шиной опорного напряжения, база третьего дополнительного транзистора - с базами шестого и седьмого дополнительных транзисторов и с третьим входом элемента, а коллектор - с коллекторами восьмого дополнительного транзистора и коллектором четвертого транзистора, базы .четвертого и восьмого дополнительных транзисторов соединены со второй шиной опорного напряжения, а коллектор четвертого дополнительного транзистора - с коллекторами второго, пятого, шестого, седьмсго и девятого дополнительных транзиС 1 оров и коллектором третьего транзистора, эМиттеры седьмого, восьмого и девятого дойолнительных транзисторов соединены с коллектором десятого дополнительного транзистора, а эмиттер десятого дополнительного транзистора - с эмиттером первого транзистора, базы пятого и десятого дополнительных транзисторов соединены со вторым входом элемента, а база девятого дополнительного транзистора - с первым входом элемента, эмиттер шестого дополнительного транзистора соединен с эмиттером третьего транзистора,Для реализации функции Г(Х 1 Х 2 Хз) = ХХгХз введен одиннадцатый дополнительный транзистор, эмиттер и коллектор которого соединены с эмиттером и коллектором соответственно пятого дополнительного транзистора, а база - с первым входом элемента.Предложенный логический элемент на переключении тока обладает новизной и существенными отличиями. Введение дополнительных элементов, укаэанных в формуле изобретения, позволяет реализовать функцию Г(Х 1 Х 2 Хз) = Х 1 Х 2 Хз + Х 1 Х 2 Хз, причем через резистор протекает одновременно не более одного тока первого источника тока или первого дополнительного источника тока, и поэтому не требуется подключения ограничительного диода, а задержка практически равна задержке схемы, реализующей функцию Г(Х 1 Х 2) = Х 1 Хг.Кроме того, предложенный логический элемент позволяет реализовать дополнительно функцию Г(ХХ 2 Хз) = Х 1 Х 2 Хз. Для этого в элемент введен одиннадцатый5 10 15 20 25 30 35 40 45 50 55 дополнительный транзистор с указанными в формуле связями,Ни одного известного элемента, позволяющего реализовать аналогичную функцию аналогичным образом, нами не обнаружено.На чертеже представлена электрическая схема логического элемента на переключении тока, реализующего функции Е(Х 1 Х 2 ХЗ) = Х 1 Х 2 ХЗ + Х 1 Х 2 ХЗ и Е = Х 1 Х 2 Хз. Логический элемент на переключении тока, реализующий функцию Е(Х 1 Х 2 Хз) = Х 1 Х 2 Хз + Х 1 Х 2 Хз, содержит пять транзисторов 1 - 5, резистор 6, два источника тока 7, 8, две шины 9, 10 опорного напряжения, два входа 11, 12 и выход 13, причем первый и второй транзисторы 1, 2 выполнены с объединенными эмиттерами, которые подключены к первому источнику тока 7, коллектор первого транзистора 1 соединен с эмиттерами третьего и четвертого транзисторов 3, 4, база первого транзистора 1 соединена с эмиттером пятого транзистора 5 и со вторым источником тока 8, база второго транзистора 2 - с первой шиной 9 опорного напряжения, база четвертого транзистора 4 подключена ко второй шине 10 опорного напряжения, база пятого транзистора 5 соединена с первым входом 11, база третьего транзистора 3 соединена со вторым входом 12, коллектор четвертого транзистора 4 подключен к коллектору второго транзистора 2, к первому выводу резистора 6 и к выходу 13, коллектор третьего транзистора 3 подключен к коллектору пятого транзистора 5 и второму выводу резистора 6.Согласно изобретению, в схему введены десять дополнительных транзисторов 14 - 23, два дополнительных источника тока 24, 25, третий вход 26, причем эмиттеры первого и второго дополнительных транзисторов 14,.15 соединены с первым дополнительным источником тока 24, коллектор первого дополнительного транзистора 14 соединен с эмиттерами третьего и четвертого дополнительных транзисторов 16, 17, база первого Дополнительного транзистора 14 соединена с эмиттером пятого дополнительного транзистора 18 и вторым дополнительным источником тока 25, база второго дополнительного транзистора 15 - с первой шиной опорного напряжения 9, база третьего дополнительного транзистора 16 - с базами шестого и седьмого дополнительных транзисторов 19, 20 и с третьим входом 26, а коллектор - с коллекторами восьмого дополнительного транзистора 21 и четвертого транзистора 4, базы четвертого и восьмого дополнительных транзисторов 17, 21 соединены со второй шиной 10 опорного напряжения, а коллектор четвертого дополнительного транзистора 17 - с коллекторами второго, пятого, шестого, седьмого, девятогодополнительных транзисторов 15, 18, 19, 20,22 и коллектором третьего транзистора 3,эмиттеры седьмого, восьмого и девятого дополнительных транзисторов 20, 21, 22 соединены с коллектором десятогодополнительного транзистора 23, а эмиттер десятого дополнительного транзистора 23 - с эмиттером первого транзистора1, базы пятого и десятого дополнительныхтранзисторов 18, 23 соединены со вторымвходом 12, а база девятого дополнительного транзистора 22 - с первым входом 11,эмиттер шестого дополнительного транзистора 19 соединен с эмиттером третьеготранзистора 3,Для реализации функции Е =Х 1 Х 2 Хз всхему введен одиннадцатый дополнительный транзистор 27, эмиттер и коллекторкоторого соединен с эмиттером и коллектором соответственно пятого дополнительного транзистора 18, а база - с первымВходом 11,Предложенный логический элемент напереключении тока функционирует следующим образом,На входы 11, 12, 26 подаются сигналы,соответствующие уровню логического нуляили единицы. В табл, 1 представлены путипротекания токов первого источника тока 7( 1) и дополнительного источника тока 24 (12)при разлчных комбинациях входных сигналов (всего комбинаций 2 = 8), а также значение на выходе 13 (когда один из токовпротекает через резистор 6, на выходе 13формируется уровень логического нуля, впротивном случае -уровень логической единицы),Как следует из табл. 1, элемент действительно реализует функцию Е(Х 1 Х 2 Хз)Х 1 Х 2 Хз+ Х 1 ХгХз, причем одновременно через резистор 6 протекает не более одноготока (или 11, или 12), т.е. уровень логическогонуля остается постоянным.В табл, 2 представлено функционирование схемы, реализующей функцию Е = Х 1 Х 2 Хз.Таким образом, предложенный логический элемент по сравнению с известнымпозволяет реализовать функцию от трех переменных, т.е. расширить функциональныевозможности, причем задержка остаетсяпрактически равной задержке схемы, реализующей функцию от двух переменных. Формула изобретения Логический элемент на переключениитока, содержащий пять транзисторов, рези1723669 2, Логический элемент по и, 1, о т л ич а ю щ и й с я тем, что введен одиннадцатый дополнительный транзистор, эмиттер и коллектор которого соединены с эмиттером и коллектором соответственно пятого дополнительного транзистора, а база - с первым входом элемента,Таблица 1 Уровеньсигнала на выходе 13 схемы Путь протекания тока 12Путь протекания тока 1Т 17 - Т 14В - Т 16 - Т 14 П р и м е ч а н и е: Протекание тока по пути коллектор=эмиттер транзисторов с номером 1 обозначен как Т;, а протекание тока через резистор 6- как В, Запись-Т+Т- обозначает, чтоток протекает параллельно через оба транзистооя ( после них он вновь складывается,стор, два источника тока, две шины опорного напряжения, два входа и выход, первый и второй транзисторы выполнены с объединенными эмиттерами, которые подключены к первому источнику тока, коллектор 5 первого транзистора соединен с эмиттерами третьего и четвертого транзисторов, база первого транзистора соединена с эмиттером пятого и вторым источником тока, база второго - с первой шиной опорно го напряжения, база четвертого транзистора подключена к второй шине опорного напряжения, база пятого транзистора соединена с первым входом элемента, база третьего транзистора 15 соединена с вторым входом элемента, коллектор четвертого транзистора подключен к коллектору второго транзистора, к первому выводу резистора и к выходу элемента, коллектор третьего транзистора 20 подключен к коллектору пятого транзистора и второму выводу резистора, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей, в элемент введены десять дополнительных транзисто ров, два дополнительных источника тока, третий вход элемента, причем эмиттеры первого и второго дополнительных транзисторов соединены с первым дополнительным источником тока, коллектор первого 30 дополнительного транзистора соединен с эмиттерами третьего и четвертого дополнительных транзисторов, база первого дополнительного транзистора соединена с эмиттером пятого дополнительного транзи стора и вторым дополнительным источником тока, база второго дополнительного транзистора - с первой шиной опорного напряжения, база третьего дополнительного транзистора - с базами шестого и седьмого дополнительных транзисторов и с третьим входом элемента, а коллектор - с коллектором восьмого дополнительного транзистора и коллектором четвертого транзистора, базы четвертого и восьмого дополнительных транзисторов соединены с второй шиной опорного напряжения, а коллектор четвертого дополнительного транзистора - с коллекторами второго, пятого, шестого, седьмого и девятого дополнительных транзисторов и коллектором третьего транзистора, эмиттеры седьмого, восьмого и девятого дополнительных транзисторов соединены с коллектором десятого дополнительного транзистора, а эмиттер десятого дополнительного транзистора - с эмиттером первого транзистора, базы пятого и десятого дополнительных транзисторов соединены со вторым входом элемента, а база девятого дополнительного транзистора - с первым входом элемента, эмиттер шестого дополнительного транзистора соединен с эмиттером третьего транзистора,10 1723669 Таблица 2 Реда кто ловская ректор СгШевкун ГКНТ ССС оизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10 аказ 1069 ВНИИПИ Госуд оставитель А,Яно ехред М,Моргента Тираж Подписноетвенного комитета по изобретениям и открыти 113035, Москва, Ж, Раушская наб 4/5