Устройство для вывода информации на экран цветного дисплея

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК л)5 О 06 Р 3/15 ТЕН ТЕЛЬСТВУ ССР87.ытовой пероцессорныес,60 - 70,А ИНФОРДИСПЛЕЯ томатике и ет быть исрмации из шение качеГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ИСАНИЕ ИЗО К АВТОРСКОМУ С(56) Авторское свидетельство СМ 1529212, кл. О 06 К 3/153, 1Зеленко Г.В. Дисплей длясснальной ЭВМ, - М.: Микропсредства и системы, 1985, М 3(54) УСТРОЙСТВО ДЛЯ ВЫВОМАЦИИ НА ЭКРАН ЦВЕТНОГО(57) Изобретение относится квычислительной технике и мопользовано для вывода инфЭВМ, Цель изобретения - повы Изобретение относится к автоматике и вычислительной технике и может быть использовано для вывода информации из Э ВМ.Цель изобретения - повышение качества изображения за счет увеличения числа элементов разложения по вертикали,На фиг.1 приведена структурная схема устройства; на фиг.2 - вариант структурной схемы устройства с тремя контроллерами электронно-лучевой трубки.Устройство содержит первый и второй блоки 1 и 2 оперативной памяти, первый и второй дешифраторы 3 и 4, адресную магистраль 5, контроллер 6 прямого доступа к памяти, первый и второй контроллераы 7 и 8 электронно-лучевой трубки (ЭЛТ), первую . и вторую информационные магистрали 9 и.Б.Ы 1697075 ства изображения за счет увеличения числа элементов разложения по вертикали - достигается введением второго блока оперативной памяти, первого и второго дешифраторов, второго контроллера электронно-лучевой трубки (ЭЛТ), второй информационной магистрали, коммутатора, первого и второго мультиплексоров, первого и второго управляемых инверторов и соответствующих функциональных связей. Изобретение позвсляег формировать на экране ЭЛТ изображение, содержащее до 240 х 128 элементов с количеством цветов каждого из элементов до 16. Вариант устройства с тремя контроллерами ЭЛТ позволяет формировать изображение, содержащее 240 л 192 элемента,2 ил,10, коммутатор 11, первый и второй мультиплексоры 12 и 13, делитель 14 частоты, первый и второй управляемые инверторы 15 и 16,На фиг.2 позициями 17-21 обозначены соответственно третий блок оперативной памяти, третий дешифратор, коммутатор, третья информационная магистраль, третий контроллер ЭЛТ,Предлагаемое устройство работает в составе ЭВМ на базе однокристального микропроцессора, например КР 580 ВМ 80, В качестве контроллеров ЭЛТ 7 и 8 могут бь,ть использованы интегральные микросхемы КР 580 ВГ 75. В процессе работы устройства ЭВМ (фиг.1 не показана) загружает в блоки 1 и 2 оперативной памяти информацию, которая должна быть выведена на эк 1697075ран ЭЛТ. Дешифраторами 3 и 4 блоки 1 и 2 оперативной памяти разнесены в непересекающиеся области адресного пространства ЭВМ, что дает возможность абра.цаться к лабай из ячеек памяти любога из бгсков памяти, Коммутатор 11 соединяет икфсс. мациоккые магистрали 9 и 10, Магистраль 9 является информационной магистралью ЭВМ. Синхровходы контроллеров ЗЛТ 7 и Б соединекы между собой, вследствие чего одноименные регистрь обоих контроллеров расположены по одним и тем ке адресам в адресном пространстве, Гсэтому при инициализациии контослдерав в и: управл, ющие регистры записывается одна и та же информация, чем обеспечивается син;рс ная оабота обоих кантааллеров, Дг.я тения са стороны ЭВМ доступны регистрь тслько контроллера 7, Селекция по синхровходу контроллеров 7 и 8, :ак и контроллера прямого доступа к памяти ссушествиется при помощи дешифратора устройств ввода- вывода ЭВМ на фиг.1 не указак 1, Каждыйз контроллеров ЭЛТ имеет внутренк,ОГО буферную оперативную память, которую необходимо заполнить информацией перед началом вывода на экран счередной строки, Заполнение осуществляется при полящи контроллера 6 прямого доступа к памяти, С этой целью на управляющем гыходе контроллера ЭЛТ формируется запр:с ка цикл прямаГО доступа к памяти, в хсе которого информация из блоков 1 и 2 спераивнпй памяти далкна быть записака в контроллеры 7 и 8. Контроллер прях сга доступа к памяти приаста:-авливае. рабау процессора ЗВМ и, получив ат г:осгедкего подтверждение на разрешекие цикла прямо. о доступа, извещает сб э.:ам:о трсллеры 7 и 8. Сдновремекна с этим сигнал с контроллера 6 поступает на один из входов дешифратора 4 и ка;оммута-:ср 1, При этом адресное пространство, занимаемое блоками 1 и 2 оперативкой памяти, совмещается в обгасти адресов блоха 1. Одковре. менно коммутатор 11 разьедикяет магистрали 9 и 10, Магистрали 9 и 10 устройства на время цикга прямоГО дсстуГа к па" мяти превращаются, таким Образом, в магистраль, к одной пагсвике которой подключены блок 1 памяти и кснтроллер 7, а к другой - блок 2 памяти и контроллер 8, Благодаря такой перестройке магистрали оказывается возможным в течение цикла прямого доступа одновременно занести необходимую информацию во вкутрекную буферную память обоих контроллеров ЗЛТ 7 и 8.После окончания цикла прямого досту. па начинается процесс отображения инфар 5 15 20 25 3 У 3 О 40 4.э 501 В мации кантроглерами ЗЛ Г Лнфсрмация с контроллеров 7 и 8 поступает на мультиплексоры 12 и 13, Каждая точка изображения кодируется двумя бита 4 и информации, гричем один бит является управляющим сигкалОм для краскоГО пссжектора уЗЛТЯ, а дсугсй - г,ля зеленого 3), Поэтому каждый байт в бдс;ах 1 и 2 мог бы нести информацис о цвете четырех элементев разложения. Однако особенностью контроллера КР 580 ВГ 75 является то, что старший бит каждого байта несет для него служебную информацию и поэтому ке поступает ка выходы коктроллеоа. В связи с этим каждый байт информации в ОЗУ при использовании ко трсллера КР 580 ВГ 75 может кодировать лишь по три элемента разггэжения, При этом первый, третий и пятый биты являются управляющими сигчадам красного прожектора ЗЛТ дисплея и Гадключекь к мультиплексору 12, а второй, четвертый и шестой биты - сигналами зеленого прожектора и подкл ачены к мультиплексору 13,Контроллеры 7 и 8 дслкы быть запрограммированы на отабракение 64 зкакорядсв по 4 строки в каждом знакоряду, При этом число симвогов в строке должно быть задана ст 64 до 80, что обеспечивает число элементов па горизонтали от 192 до 240 саа-ветстзенко, а по гертикали - 128, Частота сигналов, поступающих на счет ик 14, должна сыть выбрака таким образам, чтобы ва время прямого хода строки были отображены все символь строки. Если количество символом в строке выбрано равным 64, требуемому усговию удовгетваряет сигнал частотой 16 МГ ., в случае 80 укзслав - сигнал чататой 2 С, МГц, Нг тактовые входы контроллеров 7 и 8 подают сигналы с первого выхода делителя 14, частота которых в 12 раз киже частсть сигнала на входе делителя ", л част-,.,Выходы делитегя "4, соеди-еккые с младшими управляюцими входами мультиглекссров "2 и 13, обеспечивают последовательное прохожденис на выход мультиплексора 12 первого, третьего и пятого битов с выхода аждаго контроллера ЗЛ Г, а ка выход мультиплексора 13 - второго, четвертсго и шестсгс битов, Пос,ольку старшие управляющие входы мультиплексоров 12 и 13 соединены с вторым вы:одом контролера 7, являющимся выходом счетчика стра в зкаксряду, ва время вывода контроллерами содержимого первьх двух строк знаксряда нулевой сигнал ка втором вьходе контроллера 7 обеспечивает прохождение ка еыхсдь мультиплексорсв 12 и 13 сигналов с контроллера 7, а во время вывода второй пасы строк зкакаояда - с кактродле 169707550 55 ра 8. Таким образом, каждый отображаемый контроллерМми знакоряд состоит из четырех строк растра и содержит две различные строки изображения, причем информация о первой из них хранится в блоке 1 и выводится контроллером. 7, а о второй - хранится в блоке 2 и выводится контроллером 8. Неиспользуемые старшие биты с контроллеров 7 и 8 могут нести информацию для третьего электронного прожектора ЭЛТ - голубого (В), а также информацию об интенсивности изображения (1), Их буферируют при помощи управляемых инверторов 15, 16. При подаче на управляющие входы инверто ров 15, 16 и на синхровходы мультиплексоров 12 и 13 сигнала с уровнем логической единицы на выходах мультиплексоров и инверторов появляются сигналы с нулевым уровнем, независимо от уровней сигналов на информационных входах. Последнее обстоятельство используют для гашения изображения на время обратного хода строчной и кадровой разверток ЭЛТ. Цепи формирования строчных и кадровых синхроимпульсов особенностей не имеют и на фиг,1 не отражены.Таким образом, описаннсе устройство в процессе вывода информации на экран дисплея формирует изображение, содержащее до 240 х 128 элементов, с количеством цветов каждого из элементов изображения, достигающим 16. Для увеличения количества строк до 192 в устройство необходимо добавить третий контроллер ЭЛТ КР 580 ВГ 75, еще один коммутатор, дешифратор и еще один блок оперативной помощи, Один из вариантов, реализующих предлагаемое устройство, изображен на фиг,2,Формула изобретения Устройство для вывода информации на экран цветного дисплея, содержащее первый блок оперативной памяти, первый контроллер электронно-лучевой трубки (ЭЛТ), делитель частоты, контроллер прямого доступа к памяти, выход которого соединен с управляющим входом первого контроллера ЭЛТ, информационные входы которого подключены к первой информационной магистрали, первый выход первого контроллера ЭЛТ соединен с управляющим входом контроллера прямого доступа к памяти, информационные входы-выходы которого соединены с первой информационной магистралью, адресные входы контроллера прямого доступа к памяти и первого блока оперативной памяти соединены с адресной магистралью, информационные входы-вы 10 15 20 25 30 35 40 ходы первого блока оперативной памяти соединены с первой информационной магистралью, синхровходы контроллера прямого доступа к памяти и первого контроллера ЭЛТ являются соответственно первым и вторым управляющими входами устройства, тактовый вход первого контроллера ЭКТ соединен с первым выходом делителя частоты, информационный вход которого являтеся тактовым входом устройства, о тл и ч а ю щеес я тем, что, с целью повышения качества изображения за счет увеличения числа элементов разложения по вертикали, оно содержит второй контроллер ЭЛТ, второй блок оперативной памяти, вгорую информационную магистраль, первый и второй дешифраторы, первый и второй управляемые инверторы, первый и второй мультиплексоры, коммутатор, управляющий вход которого, соединены с управляющими входами второго дешифратора и второго контроллера ЭЛТ, подключен к выходу контроллера прямого доступа к памяти, информационные входы первого и второго дешифраторов соединены с адресной магистралью, выходы первого и второго дешифраторов подключены к управляющим входам соответственно первого и второго блоков оперативной памяти, адресные входы второго блока оперативной памяти соединены с адресной магистралью, информационные входы второго блока оперативной памяти и второго контроллера ЭЛТ подключены к второй информационной магистрали, тактовый вход второго контроллера ЭЛТ, соединенный с первыми управляющими входами первого и второго мультиплексоров, подключен к первому выходу делителя частоты, второй выход которого соединен с вторыми управляющими входами первого и второго мультиплексоров, выходы которых являются первым и вторым выходами устройства, синхровход второго контроллера ЭЛТ соединен с синхровходом первого контроллера ЭЛТ, второй выход которого соединен стретьими управляющими входами первого и второго мультиплексоров, сихровходы которых, соединенные с управляющими входами первого и второго управляемых инверторов, являются синхровходом устройства, первый и второй информационные входы - выходы коммутатора соединены соответственно с первой и второй информационными магистралями, с первого по шестой выходы второго контроллера ЭЛТ и с третьего по восьмой выходы контроллера ЭЛТ соединены с соответствующими информационными входами первого и второго мультиплексоров, девятый выход первого контроллера ЭЛТ и седь 1697075мой выход второго контроллера ЗЛТ соединены с информационными входами соответственно первого и второго управляемых инверторов, выходов которыхяви ются третьим и четвертым выходами устройства,1697075Составитель И,Загинэйко ктор Т.Федотов Техред М,Моргенталрректор М.Шароши4306 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям р з у т . ытиям и и ГКНТ СС113035, Москва, Ж, Раушская наб., 4/5изводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101