Устройство для распознавания звуков речи

(51)5 ОСУДА ПО ИЗО РИ ГКН ТВЕННЫЙ КОМИТЕТЕТЕНИЯМ И ОТКРЫТИЯСССР ЙГЕОЮ 33ПМТ.;В.:-ПИСАНИЕ ИЗОБРЕТЕН РСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССРМ 1148043, кл. 6 01 1 5/00, 1984,Авторское свидетельство СССРМ 441585, кл, 6 10 1 5/02, 1968.Авторское свидетельство СССРМ 1578744, кл. 0 10 1 5/00, 20,06.87.(54) УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯЗВУКОВ РЕЧИ(57) Изобретение относится к технике анализа и распознавания речевых сигналов и СУ промышных в ЭВМ. звуков речи ь 2, аналоголок 5 памяуправления,аппаратурройство ввеиплексор 4,сумматор 7 О, первый и преобразоент ИЛИ 10 оком 12 упможет быть использовано в А ленными объектами и ввода дан Устройство для распознавания содержит микрофон 1, усилител цифровой преобразователь 3, б ти, блок 11 индикации и блок 12 Цель изобретения - снижение ных затрат, С этой целью в уст дены последовательно мульт преобразователь 6 кода, а также по модулю два, элемент ИЛИ 1 второй регистры 8, 9, при этом ватель 6, мультиплексор 4, элем и регистры 8, 9 соединены с бл равления, 2 ил.Изобретение относится к технике анализа и распознавания речевых сигналов и может быть использовано в атоматизированных системах управления промышленными обьектами и ввода данных в ЭВМ,Целью изобретения является упрощение,На фиг, 1 представлена структурная схема устройства,Устройство содержит микрофон 1, уси-. литель 2, аналого-цифровой преобразователь 3, мультиплексор 4, блок 5 памяти, преобразователь 6 кода, сумматор 7 по модулю два, первый регистр 8, второй регистр 9, элемент ИЛИ 10, блок 11 индикации, блок 12 управления.Блок 12 содержит пороговый элемент 13, первый триггер 14, генератор 15 импульсов, делитель 16 частоты, первый счетчик 17, первый элемент И 18, второй счетчик 19, одновибратор 20, третий счетчик 21, второй триггер 22, второй элемент И 23, третий элемент И 24; счетчик 25 адреса, инвертор 26, четвертый элемент И 27,На фиг. 2 представлена временйая диаграмма работы устройства, где а - выход первого триггера 14, б - выход первого счетчика 17, в - выход первого элемента И 18,г - выход второго триггера 22, д - выход третьего элемента И 24, е - выход элемента ИЛИ 10, ж - выход второго элемента И 23,Устройство для распознавания звуков речи содержит последовательно соединенные микрофон 1, усилитель 2 и аналого-цифровой преобразователь 3, выходы которого соединены с первыми информационными входами мультиплексора 4. Вторые информационные входы последнего подключены к выходам блока 5 памяти, реализованного на стандартных микросхемах программируемого запоминающего устройства, Мультиплексор 4 предназначен для коммутации сигналов с выходов преобразователя 3 или блока 5 памяти на входы преобразователя 6 кода, предназначенного для преобразования параллельного кода в последовательный и выполненного на сдвиговом регистре, разрядность которого совпадает с разрядностью преобразователя 3. Выход преобразователя 6 кода соединен с первым входом сумматора 7 по модулю два, остальные входы которого соединены с соответствующими выходами первого регистра 8, Информационный вход последовательной записи регистра 8 соединен с выходом сумматора 7, а выходы первого регистра 8 подключены к входам второго регистра 9 и элемента ИЛИ 10. Выходы второго регистра 9 соединены с информационными входами параллельной записи первого регистра 8. Сумматор 7 по модулю два и первый регистр8 предназначены для формирования кодовой комбинации, представляющей собойсжатую выходную информацию с преобра 5 зователя 6 кода. Разрядность первого регистра 8 равна разрядности преобразователя3. Подключение выходов первого регистра 8к сумматору 7 определяется полиномом, задающим алгоритм сжатия информации. Так,10 например, для 16-разрядного регистра 8 сполиномом сжатия информации Х +Х +Х +Х к сумматору 7 по модулю два подключены соответственно 16-й, 12-й, 9-й и 7-йвыходы первого регистра 8. Второй регистр15 9 предназначен для хранения кодовой комбинации, полученной в первом регистре 8,как результат сжатия информации, поступающей через преобразователь 6 и мультиплексор 4 с преобразователя 3.20 Соответствующие входы и выходы усилителя 2, преобразователя 3, мультиплексора 4, преобразователя 6 кода, первого 8 ивторого 9 регистров, блока 5 памяти, элемента ИЛИ 10 и блока 11 индикации соеди 25 нены с блоком 12 управления. При этомвыход усилителя 2 соединен с пороговымэлементом 13 блока 12. Пороговый элемент13 определяет начало цикла распознаваниязвуков речи.30 Разрядность первого 17 и второго 19счетчиков блока управления 12 определяется разрядностью преобразователя 3. Приэтом разрядность первого счетчика 17 равна количеству тактов (а), за которое проис 35 ходит преобразование максимальногозначения аналогового сигнала в код, а второго счетчика 19 равнаодоп, где и - разрядность. преобразователя 3,Первый счетчик 17 блока 12 управления40 предназначен для определения конца преобразования аналогового сигнала в код на. каждом такте квантования аналогового сигнала, поступающего в преобразователь 3.Второй счетчик 19 предназначен для опре 45 деления конца преобразования параллельного кода в последовательныйпреобразователем. 6. Третий счетчик 21.предназначен для определения конца обработки входного аналогового сигнала и по 50 зволяет начать анализ полученнойинформации с целью ее распознавания,Устройство работает следующим образом.Речевой сигнал, воспринятый микрофо 55 ном 1 и усиленный усилителем 2, поступаетв блок 12 управления, где анализируетсяпороговым элементом 13. При этом, еслисигнал больше значения срабатывания элемента 13, первый триггер 14 устанавливается в единичное состояние (фиг. 2 а) и45 50 55 следовэтельный преобразователем 6. При переполнении счетчика 19 формируется сигнал, который поступает через одновибрэтор 20 на первый счетчик 17, устанавливает его в начальное значение, отличное от нуля. При этом на выходе первого счетчика 17 сигнал изменяет значение с единичного на нулевое, тем самым запрещая прохождение импульсов через первый элемент И 18, При поступлении следующих импульсов с второго выхода делителя 16 частоты устройство работает как описано выше, при этом по каждому сигналу с выхода первого счетчика 17 происходит уменьшение значения третьего счетчика 21, а параллельная информация с преобразователя 3 преобразу 5 10 15 20 25 30 35 40 ется преобразователем 6 в последоватепьную и сжимается в соответствии с реализованным на сумматоре 7 и первом регистре 8полиномом деления, При обнулении третьего счетчика 21, что соответствует окончаниюпреобразования входного речевого сигнала, второй триггер 22 устанавливается в единичное состояние (фиг, 2 г). При этомвыходы мультиплексора 4 подключаются квыходу блока 5 памяти, и содержимое перрого регистра 8 параллельно переписывается во второй регистр 9, что свидетельствуето завершении формирования кода преобразователем 6, сумматором 7 по модулю 2 ипервым регистром 8, представляющего сжатую информацию о распозн, ваемом речевом сигнале.Докажем возможность распознаваниязвуковых сигналов в устройстве,В общем случае, если регистр 8 состоитиэ и разрядов. а двоичная входная последовательность имеет длинубит, то можносказать, что в устройстве 2 возможныхвходных сигналов отображаются в 2" вариантах кодов регистра 8, т.е. каждому варианту кода регистра 8 может соответствовать2 " входных двоичных последовательностей. Тогда вероятность неоднозначного соответствия определенного звуковогосигнала определяется2 " - 1Рн.о =л2 - 11а вероятность однозначного соответствия2 " - 1Ро=1 - Рно=12 - 1Когда число стремится к бесконечности,второй член Ро стремится к 2 ", поэтому вслучае 16-разрядного регистра вероятностьтого,что каждому входному звуковому сигналу однозначно соответствует 16-разрядный код;, Ро = 1 в 216 = 0,999998, Такимобразом достигается высокая надежностьраспознавания звуковых сигналов,После установки триггера 22 в единичное состояние начинается анализ сформированного в первом регистре 8 кода с цельюего распознавания, Для этого в первый регистр 8 поступает информация с блока 5памяти, представляющая код, который присуммировании по модулю два сигндтурой,соответствующей определенному распознаваемому звуковому сигналу, формирует впервом регистре 8 код нулевого значения.При отличии кода в первом регистре 8от нулевого значения единичный сигнал свыхода элемента ИЛИ 10(фиг. 2 е) поступаетна вход второго элемента И 23 (фиг, 2 ж), навыходе которого при этом также устанавли 1661827вается единичный уровень, что разрешает прохождение через третий элемент И 24 импульсов с выхода счетчика 17 на счетный вход счетчика 25 адреса, По первому адресу, установленному в результате на выходе счетчика 25, из блока 5 памяти выбирается параллельный код, записанный в блок памяти предварительно. Одновременно сигнал с выхода счетчика 17 разрешает прохождение импульсов с первого выхода делителя 16 частоты через первый элемент И 18 на тактовые входы преобразователя 6 кода, первого регистра 8 и второго счетчика 19. В преобразователе 6 и регистре 8 происходит на каждом такте сдвиг информации, выбранной по первому адресу из блока 5 памяти, которая суммируется соответствующим образом на сумматоре 7 по модулю два с кодом, сформированным ранее в регистре 8. Одновременно во втором счетчике 19 происходит подсчет тактовых импульсов, которые необходимы для преобразования параллельного кода в последовательный преобразователем 6., При переполнении счетчика 19 формируется сигнал, который, поступая через одновибратор 20 на первый счетчик 17, устанавливает его в начальное значение, отличное от нуля. При этом на выходе первого счетчика 17 сигнал изменяет значение с единичного на нулевое, тем самым запрещая прохождение импульсов через первый элемент И 18.При поступлении следующих импульсов с второго выхода делителя 16 частоты устройство работает, как описано выше, при этом по каждому сигналу с выхода первого счетчика 17 при неравенстве кода регистра 8 нулевому значению происходят увеличение значения счетчика 25 адреса на единицу и одновременно перезапись значения кода с второго регистра 9 в первый регистр 8 для дальнейшего распознавания,В случае, когда в первом регистре 8получен код нулевого значения, на выходе элемента ИЛИ 10 появляется сигнал нулевого уровня, свидетельствующий о том, что произошло распознавание, который, поступая на второй вход элемента И 23 и вход инвертора 26, формирует нулевое состояние на выходе второго элемента И 23 и единичное на выходе четвертого элемента И 27, что приводит к установке в нулевое состояние триггера 14, остановке генератора 15, запрещению прохождения импульсов с выхода счетчика 17 через элемент И 24 и записи содержимого счетчика 25 адреса в блоке 11 индикации, Блок 11 производит дешифрацию адреса и обеспечивает соответствующую индикацию, Таким образом, устройство позволяетпроизводить распознавание звуков речи со значительно меньшими аппаратными затратами по сравнению с известными устройствами.Формула изобретения Устройство для распознавания звуков речи, содержащее последовательно соединенные микрофон, усилитель и аналогоцифровой преобразователь, а также мультиплексор, два регистра и блок управления, отличающееся тем,что,сцелью 10 упрощения, в него введены элемент ИЛИ,последовательно соединенные преобразователь кода и сумматор по модулю два, выход которого подключен к информационному входу последовательной записи первого регистра, выходы которого соединены с соответствующими входами 20 сумматора по модулю два, элемента ИЛИ и второго регистра, выходы которого подключены к информационным входам параллельной записи первого регистра, соединенные между собой информационными входами блок индикации и блок памяти, выходы которого подключены к вторым информационцифрового преобразователя, выходы - с информационными входами преобразователя кода, и блок управления выполнен в виде порогового элемента, вход которого 35 подключен к выходу усилителя, счетчика адреса, группа выходов которого подключена к соответствующим входам блока памяти,двух триггеров, четырех элементов И, элемента НЕ, делителя частоты, генератора импульсов, включенного между выходом первого триггера и входом делителя частоты, трех счетчиков и одновибратора, подключенного между выходом второго счетчика и управляющим входом записи первого счетчика, при этом один выход делителя частоты соединен с тактовым входом первого счетчика и управляющим входом аналого-цифрового преобразователя, другой выход через первый элемент И - с так 40 50 товыми входами второго счетчика, первого регистра и преобразователя кода, управляющий вход которого подключен к выходу первого счетчика, тактовому входу третьего счетчика, другому входу первого элемента И и через третий элемент И к тактовому входу счетчика адреса и управляющему входу первого регистра, выход третьего счетчика соединен с входом установки второго триггера, выход которого подключен к управляющим входам мультиплексора и второго регистра,ным входам мультиплексора, первые информационные входы которого соедине ны с соответствующими выходами аналого10 1661827 через второй элемент И к другому входу третьего элемента И и через четвертый элемент И к управляющему входу блока индикации и входу сброса первого триггера, вход установки которого соединен с выходом по б Составитель В, МахонинТехред М,Моргентал Коррек алий Редактор Т.Юрчико Заказ 2128 ВНИИПИ Госуда Подписное ета по изобретениям и открытри ГКН Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гага Тираж твенного ком 113035, Мосрогового элемента, а выход элемента ИЛИсоединен с другим входом второго элементаИ и через элемент НЕ с другим входом четвертого элемента И.