Адаптивный временной дискретизатор

)5 6 ИССО НМ.ИТИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРМ 1566394, кл, 6 08 С 15/06, 10,03.88(54) АДАПТИВНЫИ ВРЕМЕННОЙ ДИСКРЕТИЗАТОР(57) Изобретение относится к аналоговой технике и может быть использовано при регистрации и передаче сигналов малым количеством данных. Цель изобретения. - расширение области применения за счет возможности дискретизации на основе првдставления аппроксимирующего сигнала на подынтервалах в виде линейной комбинации нулевой и первой степени Сов (ф при нелинейной зависимости аргумента входного сигнала от времени и с учетом относительной погрешности, с которой входной сигнал описывает истинный, при обеспечении заданной относительной погрешности восстановления аппроксимирующим сигналом истинного. Адаптивный временной дискретизатор содержит управляемые ключи 1-4, управляемые делители 5-7 напряжения, блок 8 задания допустимой погрешности, вычислители 9 - 11, компэратор 12, формирователь 13 Соз (ф сумматор 14, блоки 15, 16 памяти, управляемые усилители 17, 18 напряжения, блоки 19 и 20 слежения соответственно за максимальным и минимальным сигналами. 4 ил,Изобретение относится к аналоговой и вычислительной технике и может быть использовано для. регистрации и передачи сигналов малым количеством данных, необходимых для восстановления сигнала с мак симально допустимой относительной погрешностью.Известны адаптивные временные дискретиэаторы, формирующие для исходного сигнала ф) существенные выборки (и, 31),1- 10 О, й, по которым затем можно генерировать непрерывный кусочно-линейный сигнал 3(т),то, ги, восстанавливающий ф) с требуемой относительной точностьюЯт) = Яи + (с - м) (Ь-Яи)/(о-М-) при т 15ц-я(т) - (т)е(т) при 110 тминДля всех известных адаптивных временных дискретизаторов в качестве существенных выборок используется исходный 20 сигнал, т.е, Я = ф), 1- О, Й.Однако для ряда практических задач имеется необходимость проведения адаптивной временной дискретизации при условии, что дискретизируемый непрерывный 25 сигнал э(р),р О, тг/2) с относительной точностью е, описывает истинный сигнал 1(ф, т.е.Ь(р) -1( р)"кроме того, аппроксимирующий сигнал яв ляется непрерывным и на каждом из подынтервалов представляется линейной комбинацией нулевой и первой степени Соз (р), т.е.3 (р) = алло + аи Соз(ф при З 5 Ъ 1 й - 1,Р)а также требуется обеспечить относительную точность ед (ед ) еэ ) восстановления сигналом Б (р) исходного ф), т.е,5 (у) ф(Р) -дт(у)и аргумент дискретизируемого сигнала в общем случае имеет нелинейную зависимость от времени 1, т,е, на вход дискретизэтора поступает Еэ(т) и (р) .45Цель изобретения - расширение области применения эа счет возможности адаптивной временной дискретизации на основе представления аппроксимирующего сигнала на подынтервалах в виде линейной комбинации нулевой и первой степени соз (ф при нелинейной зависимости аргумента входного сигнала от времени и с учетом относительной погрешности, с которой входной сигнал описывает истинный, при обеспечении заданной относительной погрешности восстановления аппроксимирующим сигналом истинного.Принципиальная возможность практической реализации дискретизэтора основы вается на полученных рекуррентных соотношениях.В качестве выходных параметров дискретизатора используются значения аргумента и аппроксимирующего сигнала р, 9,- О, й, причем уЪ = О, 30 - Фэ(0), рч =л/2, а параметры аппроксимирующего сигнала Я (ф определяются через них по формуламан - (Ь - Ян)/(Соз р - Соз 1 й - 1);аю Зу-аиСоз р,1=1, й.Кроме того, основное условие, по которому последовательно строятся подынтервалы апроксимирующего сигнала, имеет вид," (Ю)-5 Ь)-, +," Ь) и обеспечивает требуемую точность восстановления исходного сигнала 1 (ф .На фиг. 1 представлена блок-схема дискретизатора; на фиг. 2-4 - временные диаграммы, поясняющие его работу.Адаптивный временной дискретизатор (фиг, 1) содержит первый - четвертый управляемые ключи 1-4, первый - третий управляемые делители 5 - 7 напряжения, блок 8 задания допустимой погрешности, первый - третий вычитатели 9 - 11, компаратор 12, формирователь 13 Соз (у, сумматор 14, первый 15 и второй 16 блоки памяти, первый 17 и второй 18 управляемые усилители напряжения, блок 19 слежения эа максимальным сигналом. блок 20 слежения за минимальным сигналом.В блок-схеме (фиг. 1) используют типовые аналоговые блоки эа исключением блоков слежения эа максимальным и минимальным сигналами, а также блока формирования Соз (ф, варианты выполнения которых известны.Таким образом, условие формирования адаптивного временного подинтервала, которое реализуется в устройстве, имеет вид1 - едт -- ь (а) - ь аЬ- Еэ+ - - ь. (а) - в 1+Ядвах+еэаГю-Т;И дта -Ът.т ка определяется соотщественнэя вышением фэ (а) -щ 1 й абай1 ф аз а - ав На основании указанных соотно существенные выборки, зэ исключ первой, находятся нэ верхней или н границе коридора допустимой отно ной погрешности. Кроме того, на ка подынтервалов аппроксимирующего ршений ением ижней сительждом иэ сигна 1658187ла, за исключением последнего, существуетхотя бы одна внутренняя точка, в которойимеется касание аппроксимирующего сигнала с границей коридора допустимой погреш ности. 5Адаптивный временной дискретизаторработает следующим образом.Перед началом адаптивной дискретизации сигналов 1 эррс) и о(с) в блок 16 заносится единичный сигнал, в блок 8 задания 10допустимой погрешности - значения1 +ед 1 - ед+, и , блоки слежения эа макси 1 +Еэ 1 - Еэмальным 19 и минимальным 20 сигналамиустанавливаются в исходное состояние. 15АдаПтИГНая дИС рЕтИзацИя СИГНаЛОВ Сэ(ф(С)и (с) начинается при поступлении разрешающего сигнал". :а второй нход, по которомуон проходит через ключ 1, заносится в блок15 и поступ:аст на первый выход дискретизатора в качестве нулевой выборки Яо. Сигнал бэ уэ (с) начинает поступать на первыевходы делителя 5 и усилителя 17 напряже 1 - едния, гд", формируются сигналы, 1 э1 - Еэ1 ьЕА(Р(си 1 э(уэ (с)кокоторые поступают со 1 Еэответственно на первый 9 и второй 10 вычитатели, где из них вычитается значениепредыдущей существенной выборки Ь-с,поступающей с блока 15, В вычитателе 11формируется сигнал Соз (р) -Соз (ул - 1),причем соз (р - ) поступает с блока 16, аСоз- с выхода формирователя 13, на вход 35которого поступает р (с) с третьего входадискретиэатора. В управляемом делителе 6напряжения формируется сигнал9 (с) -= -1(р(С - 5 - фсоз(р) - соз(р - 1)1 - е,40В управляемом делителе 7 напряженияформируется сигнал9 (с) =+ т(у 7(с - х - 1 лсоз(р) - соз(р - 1)В блоке 19 слежения эа максимальнымсигналом формируется сигналас) = гпах 9 (а).аб - , с50В блоке 20 слежения эа минимальнымсигналом формируется сигнала+(с) = агапа (а),аГе - с, сСигнал а (с) поступает на вход усилитея 18 напряжения, где формируется сигнал/на сумматор 14, на второй вход которогопоступает 5(р - с) а сигнал 5 р - 1+а (с) (Соз ф -Соз р - ) поступает на вход ключа 2, Сигнал а (с) и а (с) поступают на входы компаратора 12, на выходе которого формируется сигнал в сл;чае а(с) а (с), который организует завершение текущего цикла дискретизации. Через ключ 2 по сигналу с компаратора 12 пропускают существенную выборку на первый выход дискретизатора и заносят это значение в блок 15 памяти. По сигналу с выхода компаратора 12 пропускают значение Соз р через ключ 4 в блок 16. По этому же сигналу через ключ 3 р пропускают на второй выход дискретизатора, По сигналу с выхода компаратора 12 блоки слежения эа максимальным 19 и минимальным 20 сигналами подготавливаются к следующему циклу работы. По окончании поступления сигналов на входы устроиства организуют принудительное завершение подынтервала дискретизации по аналогичной схеме.Формула изобретения Адаптивный временной дискретизатор, содержащий первый управляемый ключ, первый вход которого обьединен с первыми входами первого управляемого усилителя напряжения и первого управляемого делителя напряжения и является первым входом дискретиэатора, второй вход первого управляемого ключа является вторым входом дискретиэатора, выход соединен с входом первого блока памяти, объединен с выходом второго управляемого ключа и является первым входом дискретизатора, блок задания допустимой погрешности, входами соответственно первого управляемого делителя напряжения и первого управляемого усилителя напряжения, выходы которых соединены с первыми входами соответственно первого и второго вычитателей, выходы первого и второго вычитателей, выходы первого и второго вычитателей соединены с первыми входами соответственно второго и третьего управляемых делителей напряжения, выходы которых соединены с первыми входами соответственно блока слежения за максимальным сигналом и блока слежения эа минимальным сигналом, выход блока Слежения за максимальным сигналом соединен с первым входом компаратора, выход которого соединен с первым входом второго управляемого ключа, и вторыми входами блока слежения эа максимальным сигналом и блока слежения за минимальным сигналом, выход которого соединен с вторым входом компаратора и первым входом второго управляемого усилителя напряжения, вторые входы которого обьединены с вторыми входами второго и третьего управляемых1658187 2. 10 делителей напряжения, выход второго управляемого усилителя напряжения соединен с первым входом сумматора, выход которого соединен с вторым входом второго управляемого ключа, выход первого блока 5 памяти соединен с вторыми входами сумматора и первого и второго вычитателей, о тл и ч а ю щ и й с я тем, что, с целью расширения области применения за счет воэможности дискретизации на основе 10 представления аппроксимирующего сигнала на подынтервалах в виде линейной комбинации нулевой и первой степени Сов (ф, в дискретизатор введены формирователь Сов (р), третий и четвертый управляемые 15 ключи, второй блок памяти и третий вычитатель, выходы которого соединены с вторыми входами второго и третьего управляемых делителей напряжения, вход формирователя Сов (ф объединен с первым входом третьего управляемого ключа и является третьим входом дискретизатора, выход формирователя Соз (р) соединен с первыми входами третьего вычитателя и четвертого управляемого ключа, выход которого соединен с входом второго блока памяти, выход которого соединен с вторым входом третьего вычитателя, вторые входы третьего и четвертого управляемых ключей объединены и подключены к выходу компаратора, выход третьего управляемого ключа является вторым выходом дискретиэатора.1658187 Составитель Н, бочароваактор И. Шулла Техред М.Моргентал Корректор М. Максимишин изводственно-издательский комбинат "Патент", г. Ужгород. ул,Гагарина, 101 ХеуГай вквз 17 ВНИИ Тираж 327 ПодписноеИ Государственного комитета по изобретениям и открытиям при ГКН 113035, Москва, Ж, Раущская наб., 4/5