Устройство управления переключением резерва

(51)5 Н 05 К 10 ИСАНИЕ ИЗОБРЕТЕНИ ВТОРСКОМУ ТЕЛЬСТВ 2ПРАВЛЕНИЯ ПЕР втомаи мо 1 а мент изобуст х лодключск нап, 2 иорит рез ОСУДАРСТ 8 ЕННЫЙ НОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТИРЫТИЯМРИ ГКНТ СССР(56) Авторское свидетельство СССУ 703816, кл. 0 06 Р 11/00, 1977Авторское свидетельство СССР9 877548, кл. О 06 Р 11/20, 1979(54) УСТРОЙСТВО УЧЕНИЕМ РЕЗЕРВА(57) Изобретение относится к тике и вычислительной технике жет быть использовано для авт ческого включения в работу эл резервированной системы, Цель ретения - повьппение надежност ройства. Матрицы 7 исключающи гических ячеек обеспечивают н ние резервируемых блоков 13-1 равлению, заданному элементам управления в соответствии с и том направления и приоритетом вированного блока. 1 ил.Изобретение относится к автоматике и вычислитепьной технике и может быть использовано для автоматического включения в работу элементов резервированной системы, Резервируемыми элементами могут быть функционально законченные узлы, блоки аппаратуры, тракты, каналы связи различного назначения и т,д. 10Целью изобретения является повышение надежности работы устройства.На чертеже представлена блок-схема устройства управления переключепием резерва. 15Устройство содержит элементы 1 и 2 управления переключением резервируемых блоков, элементы 3-5 контроля резервируемых блоков, коммутатор 6, матрицу перекпючающих логических яче ек 7 элементы И-НЕ 8, первый, второй, третий и четвертый элементы И 9-12 резервируемые бпоки 13-15.Элементы 1 и 2 управления осуществляют подачу сигналов управления под ключением блоков 13-15 по соответственно первому и второму направлепям.Устройство работает следующим образом.Установпена приоритетность направ леий и резервируемьх блоков; направление 1 приоритетнее направления 11, направление 11 приоритетнее последующих направлений, Каждое последующеенаправление имеет меньшую приоритетность по отношению к предыдущему, Блок 13 приоритетнее блока 14 который, в свою очередь, приоритетнее блока 15, Каждый последующий резервирующий бок имеет меньший приоритет поотношению к предьдущему.Ппи отсутствии требований на включение резервируемых блоков в работу (исходое состояние) с выхода каждого элемента 1 и 2 управления подключени ем резервируемых блоков сигналы логического "О" поступают на первые входы элементов И-НЕ 8 соответствующих переключающих логических ячеек 7 первого столбца матрицы, Если все блоки исправны, то от каждого элемента 3-5 контроля поступает сигнал логической "1" на второй вход элемента И-НЕ 8 соответствующей логической ячейки 7 первой строки матрицы. В этом случае на входах всех элементов И-НЕ 8 при 11 1 сутствуют сигналы логической 1 , которые поступают на первые входы элементов И 9 - 1 2 в св он их переключающих логических ячейках 7 и на коммутатор6. На выходах всех первых элементовИ 9 присутствуют сигналы логического11 1О , а на выходах всех вторых, треть-.их и четвертых элементов И 10-12сигналы логической "1".При появлении на выходе элемента1 управления сигнала логической "1"1,пЗапрос") и при наличии на второмвходе элемента И-НЕ 8 сигнала,.огической "1" ( Блок исправен") на вьходе последнего появляется сигналлогического "0", который поступаетна коммутатор 6 и на первые входыэлементов И 9-12 этой же переключающей логической ячейки 7, По этомусигналу исполнительное устройство ком.мутатора 6 включает наиболее приоритетный резервируемый блок 13 в работу по направлению 1. На выходах элементов И 9, 1 О первой переключающейлогической ячейки 7 первого столбцаматрицы появляются сигналы логического "О". С выхода первого элементаИ 9 этот сигнал поступает одновременно на первый вход элемента И-НЕ 8и на второй вход первого элемента И 9второй переключающей логической ячейки 7 первого столбца матрицы, далеечерез первый элемент И 9 второй переключающей логической ячейки 7 - напервый вход элемента. И-НЕ 8 и на второй вход первого элемента И 9 третьейлогической ячейки 7 и т.д. на всеячейки первого столбца матрицы, запрещая подключение менее приоритетныхрезервируемых блоков в работу понаправлению 1,С выхода второго элемента И О пер"вой логической ячейки 7 первой строкиматрицы сигнал логического "0" поступает на второй вход элемента И-НЕ 8менее приоритетного направления 11,т.е, на вторую логическую ячейкупервой строки матрицы, с выхода второго элемента И 10 второй логическойячейки 7 первой строки матрицы - напоследующую переключающую логическуюячейку 7 и далее на все переключающиелогические ячейки 7 первой строкиматрицы. Это приводит к запрету подключения по другим направлениям включенного уже в работу по направлению1 резервируемого, блока 13. На выходах элементов И 10 второй и третьейпереключающих логических ячеек 7 первого столбца матрицы при этом присутствуют сигналы логической "1", которые5 1616поступают на первые входы элементовИ-НЕ 8 соответственно второй и третьей переключающих логических ячеек7 второго столбца матрицы. Этот сиг"нал разрешает подключение в работусвободных и исправных резервируемыхблоков 14 и 15 по менее приоритетнымнаправлениям,При появлении на выходе элемента2 управления сигнала логической "1"(" Запрос" ) этот сигнал поступает напервый вход элемента И"НЕ 8 второйпереключающей логической ячейки 7 первой строки матрицы. Так как на втором 5входе элемента И-НЕ 8 данной логической ячейки 7 присутствует сигнал логического "0", на его выходе сохранится сигнал логической "1", который поступает на первый вход первого элемента И 9 данной переключающей логической ячейки 7, Вследствие этого сигналлогической с элемента 2 управления поступает на первый вход элементаИ-НЕ 8 следующей в этом столбце переключающей логической ячейки 7. Таккак на втором входе элемента И-НЕ 8этой переключающей логической ячейки 7 присутствует сигнал логической"1", то на его выходе появляется сигнал логического "0", который постугает на коммутатор б.По этому сигналу коммутатор 6 включает в работу резервируемый блок 14по направлению 2. Одновременно сигналлогическо го "О" с выхода эле ментаИ-НЕ 8 второй переключающей логической ячейки 7 столбца матривы поступает на входы элементов И 9-12 данной логической ячейки, устанавливаяна их выходах сигналы логического "0",Сигнал логического "0" с выхода элемента И 9 запрещает прохождение сигнала "Запрос" в третью и соответственно в последующие переключающие логические ячейки 7 второго столбца матри"цы еСигнал логического "О" с выходаэлемента И 10 запрещает прохождениесигнала "1" (" Блок исправен") в третью 50и, соответственно, в последующие переключающие логические ячейки 7 вто-рой строки матрицы, предотвращая возможное включение блока 14 в работупо направлениям 111 ф 1 ффСигнал логического "0" с выходаэлемента И 11 поступает на вход элемента И-НЕ 8 первой переключающейлогической ячейки 7 второго столбца матрицы, что исключает возможноевключение в работу по направлению 11блока 13 в случае его освобождения отработы по направлению 1,Сигнал логического "0" с выходаэлемента И 12 поступает на вход элемента И-НЕ 8 первой переключающей логической ячейки 7 второй строки матрицы, что исключает возможное включение занятого уже блока 14 в работу понаправлению 1 в случае отказа резервируемого блока 13 и появления. навыходе элемента контроля 3 сигналалогического "0".При выходе из строя блока, подключенного к какому-либо из направлений, на входе соответствующего элемента контроля блока (в рассматриваемомслучае элемента контроля 3 или 4) появляется сигнал логического "0" ("Авария блока"), при этом в соответствующей строке матрицы на выходе элемента И-НЕ 8 переключающей логической ячейки 7, подключившей данныйрезервируемый блок в работу, появляется сигнал логической "1", которыйпоступает на коммутатор 6 и на входыэлементов И 9-2 этой же переключающей логической ячейки 7, По этомусигналу коммутатор 6 отключает неисправный резервируемый блок, а в работу по этому направлению включается исправный менее приоритетный резервируемьй блок, не занятый н какомлибо другом направлении, в данномслучае блок 15,Происходит это следующим образом.Если, например, вышел из строя резервируемый блок 13, занятый в направлении 1, то сигнал логической "1" с выхода элемента И-НЕ 8 первой переключающей логической ячейки 7 первогостолбца матрицы разрешает прохождение сигнала логической "1" (" Запрос" )с выхода элемента 1 управления через первый элемент И 9 той же переключающей логической ячейки 7 на входпервого элемента И 9 второй переключающей логической ячейки 7 первогостолбца матрицы, а так как включениеэтой ячейки. запрещено сигналом логического "0", поступающего от второйпереключающей логической ячейки 7 второй строки матрицы, то на первый входпервого элемента И 9 второй переключающей логической ячейки 7 первойстроки матрицы с выхода элемента И-НЕ8 этой же переключающей логическойячейки 7 поступает сигнал логической "1", который разрешает прохождение сигнала "Запрос" от элемента 1 управления в третью переключающую логи 5 ческую ячейку 7 первого столбца матрицы, что вызывает появление логического "О" на выходе элемента И-НЕ 8 и включение тем самым с помощью коммутатора 6 резервируемого блока )5 по направлению 1, Одновременно сигнал логического "0" с выхода элемента И 11 третьей переключающей логической ячейки 7 первого столбца матрицы блокирует возможность включения первой 5 и второй переключающих логических ячеек 7 того же первого столбца матрицы, что исключает в рассматриваемой ситуации самопроизвольное подключение в работу более приоритетно го резервируемого блока 13 при его восстановлении или резервируемого блока 14 при его освобождении из работы. Подключение более приоритетного свободного блока может быть обеспе чено принудительной кратковременной подачей (имитацией, например, выключения питания блока или любым другим способом) сигнала "Авария блока" от элемента контроля 5, 30Аналогично устройство работает при снятии сигнала "Запрос" от элемента 1 или 2 управления. Например, если в рассмотренной выше ситуации с элемента 2 управления прекращается поступление сигнала "Запрос" (т.е. из Фиксированного ранее состояния логической "1" этот элемент управления переводится в состояние логического "О"), то сигнал логического "О" через эле мент И 9 первой переключающей логической ячейки 7 второго столбца матрицы поступает на вторую переключающую логическую ячейку 7. Ранее этой ячейкой в работу по направлению 11 был 45 подключен резервируемый блок 14, При поступлении сигнала логического "О" на вход данной ячейки на выходе ее элемента И-НЕ 8 появляется сигнал лоФгичесхой "1", отключающий с помощью коммутатора 6 резервируемый блок 14 из работы по направлению 11, При этом сигнал логической "1" (" Блок испра-. вен") от элемента 4 контроля резервируемого блока 14 проходит через элемент И 10 этой переключающей логической ячейки 7 на вход элемента И-НЕ 8 следующей переключающей логической ячейки 7 второй строки матрицы. Если последукщее третье направление (элементы которого не показаны) требует включения блока, то высвободив" шийся резервируемый блок 14 устройством управления будет автоматически включен в работу по этому направлению,Формула и 3 о б р е т е н и лУстройство управления переключениемм резерва, содержащее элементы управления переключением резервируемых блоков, элементы контроля резервируемых блоков, коммутатор и матрицу переключающих логических ячеек, с числом столбцов, равным числу элементов управления подключением резервируемых блоков, и числом строк, равным числу элементов контроля резервируе" мых блоков, каждая переключающая логическая ячейка матрицы содержит первый и второй элементы И, элемент И-НЕ выход которого соединен с соответствующим управляющим входом коммутатора и первыми входами первого и второго элементов И, выход -го элемента управления подключением блоков соединен с первым входом элемента И-НЕ и вторым входом первого элемента И логической ячейки первой строки -столбца матрицы переключающих логических ячеек, вы" ход х-го элемента контроля резервируемых блоков соединен с вторым входом элемента И-.НЕ и вторым взводом второго элемента И логической ячейки первого столбца строки матрицы, выход первого элементаИ логической ячейки соединен с первым входом элемента И-НЕ следующей переключающей логической ячейки того же столбца матрицы, а выход второго элемента И логической ячейки соединен с вторым входом элемента И-НЕ следующей логической ячейки той же строки, о т л ич а ю щ е е с я тем, что, с целью повышения надежности устройства, в нем каждая переключающая логическая ячейка матрицы содержит третий и четвертый элементы И, первые входы которых соеднены с выходом элемента И-НЕ той же логической ячейки, выход третьего элемента И логической ячейки соединен с третьим входом элемен" та И-НЕ и вторым входом третьего элемента И предыдущей переключающей логической ячейки того же столбца матрицы, а выход четвертого элемента И пе10 1617675 Составитель Н, ПарамоновТехред Л.Олийнык Корректор С.Черни Редактор А. Маковская ЩЗаказ 4131 Тираж 679 Подписное ВНИИПИ Государственного комитета по иэобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 реключающей логической ячейки соединен с четвертым входом элемента И-:Еи вторым входом четвертого элемента1 И предыдущей переключающей логическойячейки той же строки матрицы переключающих логических ячеек.