Устройство для контроля эвм

васенко,в и И.А.Ро,М,Козуушко, Н а ко 681. 3 (08 Авторско343, кл,торское 8 ельство ССС 15/16, 1977 ьство СССР 11/08; 1980 свидеС 06 Р ло видетелС 06 Р ре- сум кл е тель зова сист д тов Нп рн зуль блок триг гер с(21) (22) (46) (72) В.В. мане (53) (56) Р 75А й СОЮЗ СОВЕТСНИХ СОЯИАЛИСТИЧЕСНИХ Ф - РЕСПУБЛИН РСТВЕННЫЙ КОМИТЕТ ЕТЕНИЯМ И ОТКРЫТИЯМ СССР бретение относится,к вычислий технике и может быть испольпри разработке вычислительных с повышенными требованиями к ерности получаемых результатов. ь изобретения - повьппение дорности контролячертеже представлена схема йства.тройство содержит блок 1 свертмодулю, первый блок 2 буферной и, блок 3 контроля по модулю, 4 сравнения, второй блок 5 буй памяти, третий блок 6 буферной и, блок 7 выдачи признака реата, блок 8 постоянной памяти, 9 оперативной памяти, первый ер 10, абонент 11, второй триг, первый 13 и второй 14 элеменпроцессор 15, сумматор 16, 17 задания смещения. Процессор лохи 1, 8 и 9 и абонент 11 явля- узлами контролируемой ЭВМ. На 2(54) УСТРОЙСТВО ДНЯ КОНТРОЛЯ ЭВМ (57) Изобретение относится к вычис лительной технике и может быть использовано при разработке вычислительных систем с повьшенными требо ниями к достоверности получаемых р зультатов. Целью изобретения является повышение достоверности контр Устройство содержит блоки буферной памяти, блок контроля по модулю, б сравнения, блок выдачи признака зультата,триггеры, элементы ИЛИ, матор и блок задания смещения. 1 и схеме также изображены: шина 18 управлечия, шина 19 адреса, шина 20данных и шина 21 контрольных разрядов, входы 22,1 и 22.2 сравниваемыхкодов опеоации, входы 23.1 и 23,2сравниваемых адресов операндов, входы24.1-24.3 сравниваемых команд и вход24.4 разрешения блока 4 сравнения,выходы которого: 25 - сравнения кодовопераций, 26 - сравнения адресов операндов, 27 - сравнения команд; выходы 28 совпадения адресов операндов,29 - совладения кодов операций,30 - сброса блока 7 выдачи признака результата.Блок 17 задания смещения представляет собой набор переключателейРабота устройства может осуществляться в двух режимах,При первом режиме функционирования ошибок в работе устройства,нет, т.е, на выходе блока 3 контроля сигнал отсутствует. В этом режимеосуществляется контроль функционирования блока 2 путем перестройки устройства, т.е, в этом случае для контроля работы блока 2 информация параллельно записывается еще в два блока памяти 5 и 6. Если возникает ошибка в функционировании, то устройство сразу перестраивается во второй режим работы, блоки 5 и 6 начи нают выполнять, возложенные на них; функции.Для исключения ложного срабатывания блока 4 его разрешающий вход соединен с инверсным выходом тригге ра 12.Второй блок 5 буферной памяти работает следующим образом, При отсутствии сигнала запроса прерывания весь формат текущей команды поступа ет на вход блока 5. Для считывания текущей команды с блока 5 на его вход поступает адрес, присвоенный блоку 5, а на шину 18 управлния поступает команда считывания, По этому сигналу 25 информация с блока 5 поступает на выход блока 5, а с него - на шину 20 данных, Запись формата команды с шины 20 данных в блок 5 осуществляется при наличии сигнала записи на шине 18 управления при наличии адреса блока 5 на шине 19 адреса.При наличии сигнала запрос прерывания перебрасывается на триггер 10 от триггера 12 или от сигнала, снимаемого с выхода 27 блока 4 сравнения, что приводит к выдаче информа, ции на выход блока 5.Работа второго блока 6 буферной памяти аналогична работе блока 5. 40Блок 7 выдачи признака результата работает следующим образом. Для выбора этого блока поступает код по шине 19 адреса, соответствующий данному блоку, На вход блока 7 с шины 18 уп равления поступает сигнал считывания, который также подготавливает данный блок к работе. При поступлении на его вход сигнала с.выхода 25 блока 4 сравнения, который обеспечивает сравнение кодов операций, с выхода блока 7 информация поступает на шину 20 данных. При поступлении сигнала на вход блока 7 с выхода 26 блока 4 сравнения, который обеспечивает сравнение адресов операндов, данная информация поступает на шйну 20 данных. Наличие сигналов на выходах 28 и 29 блока 7 является признаком того, что искомая ячейка блока 9 оперативнойпамяти найдена. Только после этого на шине 18 управления появится сигнал "Сброс", который поступает на вход блока 7 и, при наличии адреса блока 7 на нине 19 адреса, с выходаблока 7 снимается сигнал сброса натриггеры 10 и 12. В блоке 8 постоянной памяти и блоке 9 оперативной памяти наиболееважные команды записываются в дублированные ячейки. Так, в блоке 8 постоянной памяти записана команда считывания, причем адрес команды считывания (АКС 1) будет отличаться от адреса команды считывания второй на единицу (АКС 1+ 1) . По адресу операнда "1" записывается в операнд 1 (АО 1), а по адресу операнда "2" записывается операнд 2, причем адреса этих операндов будут отличаться на величину смещения А,А 02 = АЙ 1 + А смУстройство работает следующим образом.Процессор 15 работает по программе, записанной в блоке 8 постояннойпамяти, Команды могут записывать либо считывать операнды с блока 9 оперативной памяти, Запись в блок 9 оперативной памяти всегда сопровождается Формированием и занесением контрольных кодов в контрольные разряды,которые формируются следующим образом.По шине 20 данных операнд поступает на вход блока 1 свертки, гдесворачивается по модулю и, и при поступлении по шине адреса кода адреса, соответствующего данному блоку,и при наличии сигнала "Запись" нашине 18 управления контрольный кодпоступает на шину 21 контрольныхразрядов и далее - на запись в контрольный разряд блока 9 оперативнойпамяти.При считывании операнда он поступает по шине 20 данных на вход блока3 контроля, где сворачивается по модулю и и сравнивается с контрольными разрядами, поступающими по шине21 контрольных разрядов. После опознания адреса зоны блока 9 оперативной памяти и при наличии сигнала считывания с шины 18 управления начинается процесс сравнения, 1608666па 11ет са ма пр на 10 ЛО- ЛО 1 + Ля эт от мо ме 15 20 25 су 12 пр са пр со бл за пе да ры ча 30 35 паВблбрге та на вх ры ст 40 45 ин ре со но ра ни 8. ее 50 ли ро от во бл 55 ет ма пе бл В блоки 2, 5 и б с шины О данных исынлется формат команды в момент считывания с блока 8 постоянной яти. Блок 4 сравнения осуществляв этом случае, сравнение эапи 1 ной в блоки 2, 5 и 6 информации. Если в процессе считывания инфории с блока 9 оперативной памяти изойдет ее искажение,то это обужится блоком 3 контроля, так как лонный остаток по модулю с 1 будет ичаться от значения остатка по улю с 1, вычисленного на данный мот времени. Это приведет к перебров единичное состояние триггераа с выхода элемента ИЛИ 13 на цессор 15 поступит сигнал запропрерывания, Переброс триггера 12 ведет к перебросу в единичное тояние триггера 10 и блокировке ка 2.Таким образом, в блоке 2 будет исаи формат текущей команды. Переброс триггера 10 приводит к еводу блоков 5 и 6 в режим выи информации. Сигнал запроса преания может формироваться и в слу -неравенства информации, постущей на входы блока 4 сравнения. том случае сигнал с выхода 27 ка 4 сравнения приводит к пересу в единичное состояние трига 10 и поступает на вход элемен- ИЛИ 13. С выхода последнего сиг.запроса прерывания поступает на д прерывания процессора 15. Попоступления сигнала запроса преания процессор 15 выдает соответующие команды на шину адреса 19 равления 18 с целью перезаписи ормации с блока 2 во внутренний истр процессора. После этого в тветствии с информацией, записанво внутренний регистр процессо, он выдает команду на считываформата первой команды из блока Одновременно осуществляется запись в блок 5. Далее процессор 15 увеивает адрес кода считывания и заывает эту информацию в свой втовнутренний регистр. Затем в соетствии с записанной информацией второй регистр 15 процессора из ка 8 постоянной памяти считывая формат второй команды,Эта кода записывается в блок 6. формат вой команды поступает на выход ка 5, с выхода которого информаш 1 я псту:.лет нл 1 ходь блс кл 4 срав=ценил и сумматора 16, Б.1 ок 4 срлвн 11 вает кс 11 ы оперлпий с 1 итывлния. Навторой вход сумматора 16 подетсясмешение ,Л е, ) с блока 17 задания смещеш 1 я, Ил выходе сумматора 16значение выходнсй 1 информации будетопределяться выражением Эта информация поступает на вход 23.2 блока 4 сравнения. Блок 4 осуществляет сравнение адресов операндов двух комлнл. С выхода блока б информация поступает нл вход 23,1 блока 4 сравнения и на вход 22,2 блока 20 сравнения, Вьмодные сигналы выходов 25 и 26 блока 4 сравнения поступают н блок 7 выдачи признака результата. Опрос блока 7 осуществляется при наличии сигнала считывания нл шине 18 и его кода адреса нл шине адреса. Появление сигнала на выходе 29 блока 7 признака вида ячейки свиедетельствует о том, что коды операций считывания совпали. Появление сигнала навыходе 28 этого блока свидетельствует о том, что адреса операндовпервой и второй команды совпали. Сэтого момента начинается процессвосстановления сбившейся информации,т.е. информация с ячейки блока 9 оперативной памяти, соответствующая адресу второго операнда, переписывается в ячейку по адресу первого оперлнда. После этого процессор 15 пошине 18 управления выдает командусброса, которая приходит на входблока 7 и при наличии кода адресанл шине 19 выхода 30 блока 7 выдается сигнал на приведение в исходное состояние триггеров 12 и 10, После восстановления информации в дублированных ячейках процессор 15 проверяет правильность восстановления считывания информации с каждой ячейкиблока 9 оперативной памяти и отсутствие при этом сигнала запроса прерывания на выходе элемента ИЛИ 13. Если же при опросе блока 7 с выхода 29 снимается сигнал, эквивалентный логическому нулю, что свидетельствует о неравенстве кодов операцийсчитывания в блоке 4 сравнения, про- .цессор 15 переписывает информациюсо своего внутреннего регистра вовторой внутренний регистр, Информа 1608666ция с блока 5 считывается на шину 20 данйых в процессор 15. Процессор 15 эту информацию переписывает в блок 6. Далее процессор 15 уменьшает адрес кода считывания второй команды на единицу и записывает команду в свой, первый внутренний регистр. Теперь по этому адресу считывается информация из блока 8 постоянной памяти и записывается в блок 5. Послеэтого повторяется процесс сравнения в блоке ч сравненияЕсли при повторном опросе блока 7 нет сигнала, эквивалентного логической единице на выходе 9, значит обращение было не к дублированным ячейкам и восстановление информации невозможно. Аналогичный вывод делается, если нет сравнения адресов операндов, т,е, нет сигнала, эквивалентного логической единице, на выходе 28 блока 7 признака вида ячейки при повторном опросе,Если же сигналы, эквивалентные логической единице,на выходе 28 и 29 25 блока 7 при повторном опросе имеются, то начинается процесс восстановления информации аналогично описанному.30Формула изобретения Устройство для контроля ЭВМ, содержащее первый блок буферной памяти, блок сравнения, первый элемент ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля за счет восстановления искаженной информации, оно содержит блок контроля по модулю, первый и 40 второй триггеры, второй и третий блоки буферной памяти, сумматор, блок выдачи признака результата, блок задания смещения, второй элемент ИЛИ, адресный вход первого блока буферной .45 памяти является входом устройства для соединения с шинсй адреса ЭВМ, а входы записи и чтения являются входами устройства для подключения к шине управления ЭВМ, первый выход первого блока буферной памяти соединен с первым информационным входом блока сравнения, информационный вход- выход первого блока буферной памяти является входом-выходом устройства для подключения к шине данных ЭВМ,55 разрешающий вход - к инверсному выходу первого триггера, а второй информационный выход - к первым информационным входам второго и третьего бпоков буферной памяти, информационные вход и выход блока контроля помодулю являются входом и выходом устройства для подключения к шине. данных ЭВМ, а контрольные вход и выходвходом и выходом устройства для подключения к шине контрольных разрядов ЭВМ, адресный и управляющий входы блока контроля по модулю являются входами устройства для подключения соответственно к шинам адреса и управления ЭВМ, выход блока контроля по модулю соединен с установочным входом первого триггера и первым входом первого элемента ИЛИ, второй вход которого соединен с выходомсравнения кодов команд блока сравнения, выход первого элемента ИЛИ является выходом устройства для подключения к шине прерывания ЭВМ, прямой и инверсный выходы второго триггера соединены с первым и вторым разрешающими входами второго и третьего блоков буферной памяти, вторые информационные входы которых являются входами устройства для подключения к шине данных ЭВМ, адресные и режимные входы второго и третьего блоков буферной памяти являются входами устрой- ства для подключения к шинам адреса и управления ЭВМ, первые выходы второго и третьего блоков буферной памяти соединены соответственно с вторыми третьим информационными входами блока сравнения,а вторые выходы являются выходами устройства для подключения к шине данных ЭВМ, третий выход второго блока буферной памяти соединен с первым входом сумматора, второй вход и выход которого соединены соответственно с выходом блоказадания смещения и четвертым информационным входом блока сравнения, выходы сравнения кодов операции и сравнения адресов операторов блока сравнения соединены соответственно с первым и вторым информационными входамиблока выдачи признака результата,адресный и разрешающий входы блокавыдачи признака результата являютсявходами устройства для подключения кшинам адреса и управления ЭВМ, первый и второй информационные выходы блока выдачи признака результата являются выходами устройства для подключения к шине данных ЭВМ, а выходсброса соединен с входами сброса пер1608666 во вт ед не Составитель И. Техред М,Дидык зова орректор М.Кучерява 111 андор ЗаВ одпис ГКНТ СС рытиям 4(5зобретениям и Раушская наб осудар одственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 о и второго триггеров, первый и рой входы второго злемента ИХИ сонены соответственно с выходом сравия кодов команд блока сравнения5 рямым выходом первого триггера, а Тираж 571 венного комитета по 113035, Москва, Жвыход - с установочным входом второго триггера, инверсный выход первого триггера соединен с разрешающимвходом блока сравнения.