Цифровой частотный детектор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК Ф 1)5 Н 03 О 3/00 ПРИ ГКНТ ССОПИС НИЕ ИЗОБРЕТЕНИ ЛЬСТ ОСУДАРСТВЕННЫЙ КОМИТЕТ О ИЗОБРЕТЕНИЯМ И ОТКРЫТ К АВТОРСКОМУ СВИ(56) Авторское свидетельство СССР М 1376226, кл, Н 03 Р 3/00, 03.01.85.(54) ЦИФРОВОЙ ЧАСТОТНЫЙ ДЕТЕКТОР (57) Изобретение относится к радиотехнике. Цель изобретения - уменьшение искажений производной гармонической модулирующей ф-ции на выходе детектора и расширение диапазона частот модулирующей ф-ции. Детектор содержит формирователь 1, О- триггер 2, каналы 3-6 обработки сигнала, эл-т ИЛИ 7, фильтры 8 и 9 нижних частот, дифференциальный усилитель 10 и блоки переменной задержки(БПЗ) 11 и 12 импульсов, состоящие каждый изК-триггеров 13 и 20, и-разрядного двоичного реверсивного счетчика 14, эл-тов И 15 и 16, двоичного и-разрядного счетчика 17, цифрового компаратора 18 и эл-та задержки 19. На эл-т ИЛИ 7 поступают импульсы из каналов 5 и 6, а также из каналов 3 и 4, но задержанные с помощью БПЗ 11 и 12. На выходе эл-та ИЛИ 7 возникает непрерывная последовательность импульсов, в которой каждый импульс имеет одну и ту же временную синхронизацию. Информация заключена в изменении скважности этих импульсов под действием модулирующего сигнала. Достижение одной и той.же временной синхронизации информационных импульсов обеспечивает устранение искажений производной гармонической .модулирующей ф-ции и дает возможность повысить частоту среза фильтра 8, что расширяет диапазон стет гармонической ф-ции. 3 ил.мИ10 15 20 25 ЗО 35 40 45 50 55 Изобретение относится к радиотехнике, может быть использовано в радио- приемных устройствах для частотного детектирования в широком диапазоне частот и является усовершенствованием цифрового частотного детектора по авт, св. М 1376226.Целью изобретения является уменьшение искажений производной гармонической модулирующей функции на выходе детектора и расширение диапазона частот модулирующей функции.На фиг.1 представлена структурная электрическая схема цифрового частотного детектора; на фиг.2 - диаграмма работы цифрового частотного детектора; на фиг.З - диаграмма работы блока переменной задержки импул ьса.Цифровой частотный детектор содержит входной формирователь 1, О-триггер 2, первый 3 и второй 4 каналы обработки сигнала, первый 5 и второй 6 дополнительные каналы обработки сигнала, элемент ИЛИ 7, первый 8 и второй 9 фильтры нижних частот, дифференциальный усилитель 10, первый 11 и второй 12 блоки переменной задержки импульсов.Каждый из блоков переменйой задержки импульсов содержит первый 1 К-триггер 13, и-разрядный двоичный реверсивный счетчик 14, первый 15 и второй 16 элементы И, двоичный п-рэзрядный счетчик 17, цифровой компаратор 18, элемент 19 задержки и второй К-триггер 20,Детектор работает следующим образом.Допустим, что на вход детектора поступает частотно-модулированный сигнал. Под действием модулирующего сигнала (фиг.2 а) происходит изменение мгновенного значения несущей частоты (фиг,2 б). На интервалах времени 11 - т 2 и тз - т 4 несущая частота возрастает, на интервале времени 2 - 1 з несущая частота убывает, При возрастании несущей частоты работают первый 5 и второй 6 дополнительные каналы. При этом на выходе элемента ИЛИ 7 возникают пачки импульсов, Каждый импульс этих пачек возникает при изменении напряжения несущей частоты от максимального значения до минимального. Передний фронт этих импульсов совпадает с моментом прохождения через нулевое состояние напряжения несущей частоты (фиг.Зв),при уменьшении несушей частоты работают первый 3 и второй 4 каналы, Импульсы на выходах этих каналов сдвинуты во времени на величину собственной длительности в сторону опережения (фиг.2 г). Задний фоонт этих импульсов совпадает с моментом перехода через нулевое состояние напряжения несущей частоты, изменяющегося от плюса к минусу. Затем указанные импульсы с помощью блоков переменной задержки импульсов подвергаются операции задержки во времени на величину собственной длительности (фиг.2 д). Блок 11 переменной задержки импульсов задерживает импульсы, поступающие с выхода первого 3 канала, а блок 12переменной задержки - импульсы, поступающие с выхода второго канала 4 обработкисигнала, На выходе элемента ИЛИ 7 возникает непрерывная последовательность импульсов, в которой каждый импульс имеетодну и ту же временную синхронизацию.Информация заключена в изменении скважности этих импульсов под действием модулирующего сигнала. Достижение одной итой же временной синхронизации информационных импульсов обеспечивает устранение искажений производной гармоническоймодулирующей функции и дает возможность повысить частоту среза первого фильтра 8 нижних частот, так как критерием еевыбора становится обеспечение подавления сигналов нижних боковых частот несущей частоты, а не гармоник модулирующейфункции как в известном детекторе, Новыйкритерий выбора частоты среза обеспечивает расширение диапазона частот гармонической функции,В предлагаемом детекторе непрерывнуюпоследовательность импульсов на выходеэлемента ИЛИ 7 в первом приближенииможно представить как модулированнуюпо частоте повторения гармоническим модулирующим сигналом последовательностьположительных прямоугольных импульсов.Спектр такой последовательности определяется выражением1) Впт 2 кВщСп 1 2 т ХТ Т 2х а(е-)+Х хх 1х- Зр(КпФСщ) хр --- О "х ап Л". . .Ю"-хх соя п и - Р Й)+ 2 1где Вп 1 - амплитуда импульсов;Г- длительность импульсов;Св - амплитуда сигнала модулирующейчастоты, вызывающего модуляцию импульсов;М - коэффициент пропорциональности,определяющий глубину модуляции;в- среднее значение несущей частоты;й = 2 л Е = 2 к /Т- круговая частота модулирующего сигнала.Из выражения (1) следует, что в спектре сигнала на выходе элемента ИЛИ 7 содерВщ 7 жится постоянная составляющая ., сигнал производной гармоническойХ модулирующей функции соз Й (1 -- ), сигнал несущей частоты и ее гармоник соз и щ, сигналы боковых частот несущей частоты и ее гармоник соз(п со + р И) .С помощью дифференциального усилителя 10 устраняется постоянная составляющая, а с помощью фильтров 8 и 9 - сигналы несущей частоты и ее гармоник, а.также сигналы боковых частот. В итоге выделяется неискаженный сигнал производной гармонической модулирующей функции, так как в спектре отсутствуют в отличие от известного детектора гармоники модулирующей частоты.В известном же устройстве сигнал выделенной модулирующей функции имеет деформированный вид, Положительная полуволна короче отрицательной полуволны (ТТ 2, Т 1 + Т 2 = Т, где Т - период исходной модулирующей функции (фиг,2 е и ж - сплошные линии.Эта реформация вызвана тем, что полуволна модулирующей функции, соответствующая интервалам времени уменьшения несущей частоты, выделяется с опережением во времени на интервал Лт или в угловом масштабе - на Ьр.В блоках 11 и 12 переменной задержки импульсов ва время поступления импульса с выхода соответствующего канала на вход разрешения счета на сложение двоичного реверсивного счетчика 14 последний осуществляет счет импульсов тактовой частоты, поступающих на его счетный вход(интервал времени с - т 2 на фиг.За). К моменту окончания счета в памяти двоичного реверсивного счетчика 14 записывается некоторое число А, которое равно отношению периода импульсов, поступающих с выхода соответствующего канала к периоду тактовой частоты (фиг.Зб), В это время число импульсов, сосчитанных двоичным счетчиком 17, равно нулю, т.е.число В= О. Поэтому на выходе А В цифрового компаратара 18 возникает потенциал логической единицы (фиг.Зг). В момент времени тз первый 1 К-триггер 13 переходит в состояние логической единицы по прямому выходу (фиг.Зж). При этом импульсы тактовой частоты через первый элемент И 15 поступают на первый счетный вход двоичного счетчика 17, который осуще 510 ствляет счет импульсов в течение интервала времени з-т 4, В момент времени и число импульсов, сосчитанных двоичным счетчиком 17, равно числу импульсов, сосчитанных двоичным реверсивным счетчиком 14, т.е. число А станет равным числу В (фиг.За). Поэтому на выходе цифрового компаратора 18 произойде перепад напряжения от уровня логической единицы до уровня логического нуля, под действием которого второй 1 Ктриггер 20 перейдет в состояние логической единицы па прямому выходу(фиг.Зд) и в состояние логического нуля по инверсному выходу (фиг,Зе). При этом произойдет установка в нулевое состояние сначала перваго 1 К-триггера 13, а затем с некоторой задержкой - двоичного счетчика 17. Установка в нуль произойдет также в двоичном реверсивном счетчике 14, С появлением потенциала логической единицы на инверсном выходе первого 1 К-триггера 13 обеспечивается поступление импульсов тактовой частоты через второй элемент И 16 на вход установки в нуль второго 1 К-триггера 20, С приходом первого импульса тактовой частоты на указанный вход второй 1 К-триггер 20 вновь возвращается в состояние логического нуля по прямому выходу. Импульс, возникающий на прямом выходе первого 1 К-триггера 13, равен по длительности с точностью до периода тактовой частоты импульсу, поступающему на вход блока переменной задержки (фиг.Зж), Однако во времени этот импульс смещен на интервал времени с 1 - т 2, который с указанной точностью равен интервалу времени и-т 4.Таким образам, блок переменной задержки импульсов осуществляет задержку поступающих на его вход информационных импульсов на время, равное длительности этих импульсов. Длительность импульсов определяется отношением девиации несущей частоты к ее среднему значению, т,е. она переменна. Этим определяется название блоков переменной задержки импульсов, Точность задержки определяется параметрами блоков переменной задержки импульсов.Формула изобретения Цифровой частотный детектор по авт. св. К 1376226,отличающийся тем,20 25 30 35 40 45 50 что, с целью уменьшения искажений производной гармонической модулирующей фунщей функции, между выходом первого каналаобработки информации и первым входом элемента ИЛИ введен первый блок переменной задержки импульсов, а между выходом второго канала обработки информации кции на выходе частотного детектора и55 расширения диапазона частот модулирую 1601740и вторым входом элемента задержки введен второй блок переменной задержки импульсов, при этом каждый блок переменной задержки импульсов содержит первый К-триггер, С-вход которого является входом блока переменной задержки импульсов, выходом которого является прямой выходК-триггера, который подключен к первому входу первого элемента И, инверсный выход первого 1 К-триггера подключен к первому входу второго элемента И, последовательно соединенные и-разрядный двоичный реверсивный счетчик, прямой и инверсный входы которого подключены соответственно к вторым входам первого и второго элементов И и к С-входу первого 1 К-триггера, компаратор, второй 1 К-триггер, й-вход и инверсный выход которого подключены соответственно к выходу второго элемента И и к Я-входу первого 1 К-триггера, элемент задержки и и-разрядный двоичный счетчик, первый из и выходов и и выходов 5 которого подключены соответственно к второму счетному входу л-разрядного двоичного счетчика и п информационным входам комларатора, при этом прямой и инверсный выходы второгоК-триггера подключены со ответстценно к входам установки в "0" иразрядного двоичного реверсивного счетчика и первого 1 К-триггера, 1-вход которого и 1-вход второго триггера являются вхо, дом логической единицы цифрового 15 частотного детектора, а К-входы первого ивторого 1 К-триггеров и информационныевходы и-разрядного двоичного реверсивного счетчика подключены к общей шине.НТ ССС Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10 каз 3277 ВНИИПИ Го Тираж 656 Подписноеарственного комитета по изобретениям и открытиям пр 113035, Москва; Ж, Раушская наб., 4/5