Цифровой частотный детектор

. %39и И.В.Закиро 8.8)идетельство СССР03 О 3/00, 20.07.8 ЧАСТОТН Ь Й ДЕТЕ КТО Р относится к радиотехнике. я - повышение точности Цифровой частотный деформирователи 1 и 18 имОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(21) 4607736/24-0 (22) 21.11.88 (46) 23.10,90. Бюл (72) В.И.Закиров (53) 621.376.3 (08 (56) Авторское св ЬВ 1529404, кл. Н (54) ЦИФРОВОЙ (57) Изобретение Цель изобретени детектирования, тектор содержит пульсов, О-триггеры 2, 14 и 16, каналы обработки 3 - 6 информации, эл-ты ИЛИ 7 и 12, фильтры 8 и 9 нижних частот, дифференциальный усилитель 10, управляемый интегратор 11, эл-т ИЛИ-НЕ 13, логические ключи 17 и 27, делитель 19 частоты, двоичные счетчики 20, 21 и 23, эл-т задержки 22, регистры 24 и 25, компаратор 26 и тактовый г-р 28, Цель достигается путем обеспечения независимости уровня выходного сигнала детектора от отношения времени спада модулирующей ф-ции к времени ее нарастания при неизменной частоте модуляции. 2 ил.5 10 15 20 25 30 40 45 50 Изобретение относится к радиотехнике и может быть использовано в радиоприемных устройствах для частотного детектирования в широком диапазоне несущих частот.Цель изобретения - повышение точности детектирования путем обеспечения независимости уровня выходного сигнала ,. детектора от отношения времени спада мо: дулирующей Функции ко времени ее нара., стания при неизменной частоте модуляции.На фиг.1 приведена структурная элект рическая схема цифрового частотного де тектора; на фиг.2 - временные диаграммы,поясняющие работу цифрового частотного , детектора,Цифровой частотный детектор содер, жит входной формирователь 1 импульсов, : первый О-триггер 2, первый 3, второй 4, ; третий 5 и четвертый 6 каналы обработки , информации, из которых первый канал 3 , идентичен второму каналу 4, а третий канал 1 5 идентичен четвертому каналу 6 обработки , информации, первый элемент ИЛИ 7, пер вый фильтр 8 нижних частот (ФНЧ), второй ФНЧ 9, дифференциальный усилитель 10, управляемый интегратор 11, второй элемент ИЛИ 12, элемент ИЛИ-НЕ 13, второй О-триггер 14, выход 15 логической "1" цифрового частотного детектора, третий О-триггер 16, второй логический ключ 17 иформирователь 18 импульсов, делитель 19 частоты, третий 20 и второй 21 двоичные счетчики, элемент 22 задержки, первый двоичный счетчик 23, второй 24 и первый регистры 25, компаратор 26 (цифровой), первый логический ключ 27, тактовый генератор 28,Цифровой частотный детектор работает следующим образом.При отсутствии входного сигнала с выходов первого 3, второго 4, третьего 5 и четвертого 6 каналов ничего не поступает, Код управления, поступающий на управляющие входы управляемого интегратора 11, соответствует нулевому состоянию. На выходе цифрового детектора сигнал отсутствует. При поступлении частотно-модулированного сигнала на входной Формирователь 1 (фиг,2 б) на выходе первого 3, второго 4, третьего 5 и четвертого 6 каналов образуется последовательность пачек импульсов прямоугольной формы положительной полярности. Частота повторения пачек равна модулирующей частоте, длительность пачки - половине периода модулирующей частоты, число импулвсов в пачке определяется поделенным на два отношением несущей частоты к модулирующей, длительность импульса - отношением девиации частоты к несущей, а частота повторения импульсов в пачке совпадает с поделенным на два текущим значением несущей частоты.Последовательность пачек импульсов на выходе первого 3 и второго 4 каналов возникает лишь в те моменты времени, когда текущее значение несущей частоты уменьшается, т.е. во время изменения модулирующей функции от максимального значения до .минимального (интервал 1 г, фиг.2 а). Эти последовательности совпадают во времени, но импульсы в последовательностях сдвинуты во времени на период несущей частоты. Последовательности пачек импульсов на выходе третьего 5 и четвертого 6 каналов возникают лишь в те моменты времени, когда текущее значение несущей частоты возрастает, т.е, во время изменения модулирующей функции от минимального значения до максимального (интервал з - тг, фиг.2 а), В остальном последовательности пачек импульсов на выходах последних двух каналов 5 и 6 совпадают с аналогичными последовательностями на выходах первых двух каналов 3 и 4. Последовательности пачек импульсов после прохождения через четырехвходовый элемент ИЛИ 7 превращаются в непрерывную последовательность импульсов, частота повторения которых равна несущей,Информация о модулирующей функции заключена в изменении скважности импульсов, После прохождения импульсов через ФНЧ 8 и 9 на выходе дифференциального усилителя 10 образуется сигнал не модулирующей функции, а ее производной,При поступлении частотно-модулированного сигнала на вход детектора на выходе двухвходового элемента ИЛИ 12 образуется последовательность пачек импульсов в те моменты времени, когда модулирующая функция изменяется от. максимального значения до минимального (фиг,2 в), Аналогично на выходе элемента ИЛИ-НЕ 13 образуется инверсная последовательность пачек импульсов в те моменты времени, когда модулирующая функция изменяется от минимального значения до максимального (фиг.2 г). Частота следования импульсов в обеих. пачках равна несущей. Первым же импульсом пачки, поступающей с выхода элемента ИЛИ 12, О-триггер 14 устанавливается в состояние логической "1" по прямому выходу, в котором пребывает до поступления первого импульса пачки с выхода элемента ИЛИ-НЕ 13. После этого О- триггер 14 переходит в состояние логического "0" (фиг.2 д),С помощью двоичного кода управления. с прямого выхода второго О-триггера 14 осу(2) принимает вид; ществляется изменение постоянной времени управляемого интегратора 11, С помощью последнего осуществляется переход от сигнала производной модулирующей функции, поступающего на вход управляемого интегратора 11 с выхода дифференциального усилителя 10, к сигналу первообразной функции.На прямом выходе Р.-триггера 16 образуется последовательность импульсов длительностью, равной периоду модулирующей функции (фиг,2 е). Эта последовательность с помощью логического ключа 17 стробируется импульсами тактовой частоты (фиг.2 ж), Счетчик 21 осуществляет счет импульсов в поступившей с выхода логического ключа 17 последовательности, счетчик 20 осуществляет счет импульсов в последовательности, содержащей вдвое меньше импульсов вследствие действия делителя 19 частоты (фиг.2 з), Оба счетчика 20 и 21 работают одновременно в течение интервала времени тз - т 1. В это время в регистре 24 хранится число, соответствующее числу импульсов, сосчитанных счетчиком 20 во время поступления предыдущего импульса с выхода Р-триггера 16.Цифровой компаратор 26 осуществляет непрерывное сравнение чисел имгульсов, хранящихся в регистре 24 и поступающих с информационных выходов счетчика 21, Во время работы счетчика 21 наступает момент времени, когда число импульсов, сосчиганных счетчиком 21, превышает на один число импульсов, хранящееся в регистре 24. С этого момента времени на выходе А В цифрового компаратора 26 возникает напряжение логической "1" (фиг,2 и), существующее в течение полупериода модулирующей функции, Это объясняется тем, что при постоянном периоде модулирующей функции число импульсов, сосчитанных счетчиком 21, вдвое превышает число импульсов, сосчитанных счетчиком 20, Поэтому момент срабатывания цифрового компаратора 26 с точностью до периода тактовой частоты совпадает с моментом, когда модулирующая функция достигает половины периода. Далее с помощью логического ключа 27 осуществляется стробирование импульсов, поступающих с выхода АВ цифрового компаратора 26, импульсами тактовой частоты (фиг,2 к).Двоичный счетчик 23 формирует код управления в течение полупериода модулирующей функции, а регистр 25 передает код управления на соответствующие управляющие входы управляемого интегратора 11. В момент времени тз (фиг,2 а) счетчик 20, счетчик 21 и счетчик 23 заканчивают счет им 5 10 15 20 25 30 35 40 45 пульсов в соответствующих последовательностях. По заднему фронту импульсов, поступающих с прямого выхода Р-триггера 16, формирователь 18 импульсов генерирует короткий импульс с задержкой тзвд. Длительность генерируемого импульса равна периоду тактовой частоты, время задержки выбоано таким, чтобы импульс появлялся в момент окончания переходых процессов в двоичных счетчиках. Под действием импульса, поступающего с выхода формирователя 18 (фиг,2 л) на входы разрешения записи регистров 24 и 25, осуществляется запись информации в указанные регистры со счетчиков 20 и 21 соответственно, После этого тем же импульсом, прошедшим через элемент 22 задержки, осуществляется установка счетчиков 20, 21 и 23 в нулевое состояние,В этот момент времени на выходе АВ цифрового компаратора 26 устанавливается состояние логического "0", так как число А равно нулю, а число В соответствует числу, хранящемуся в памяти регистра 24, т,е. А В,Таким образом, в предлагаемом цифровом частотном детекторе оцифровка временного интервала, равного половине периода модулирущей функции плюс азад, осуществляется независимо от отношения времени спада модулирующей функции ко времени ее нарастания в пределах одного периода, Поэтому при постоянной частоте модуляции постоянная времени интегратора не изменяется и, следовательно, не изменяется уровень выходного напряжения управляемого интегратора 11.При изменении периода модулирующей функции постоянная времени управляемого интегратора 11 изменяется, но при этом коэффициент передачи управляемого интегратора 11 неизменный и определяется лишь начальной постоянной времени интегрирования. Известно, чтс выходное напряжение интегратора определяется выражениемОвых(1) =С ХОвх (1) С 1 (1)оЕсли входной сигнал интегратора представляет собой, например, переменное напряжение, изменяющееся по косинусоидальному закону, то формула для выходного напряжения имеет следующий вид; Овых (т ) =С 3 0 зх сов й) т + Овыхо. (2)2оПосле интегрирования выражение5 10 15 20 35 40 45 0 ецх ( )СОех 31 п ш + Оеых 0,3)2Следовательно, коэффициент передачиуправляемого интегратора 11вС +о2При изменении периода модулирующей2 ж:, функции Т = величина емкости интег 1Жрирующего конденсатора С изменяется так,что выражение и ЯС остается неизменным,Весовое содержание кода управления. определяется частотой модулирующей фун: кции. С увеличением частоты модуляции весовое содержание кода управления, уменьшается, и наоборот,Таким образом, в предлагаемом час; тотном детекторе уровень выходного сигна; ла определяется отношением девиации:; времени управляемого интегратора 11,1 Формула изобретения Цифровой частотный детектор, содер, жащий последовательно соединенные вход: ной формирователь импульсов и первыйО-триггер, прямой выход которого подключен к входу первого канала обработки информации, выход которого подключен к первому входу второго элемента ИЛИ, к первым входам третьего и четвертого каналов обработки информации, выходы которых подключены к входам элемента ИЛИ-НЕ, инверсный выход - к О-входу первого О-триггера, к входу второго канала обработки информации, выход которого подключен к второму входу второго элемента ИЛИ, к вторым входам третьего и четвертого каналов обработки информации, выходы которых и выходы первого и второго каналов обработки информации подключены к входам первого элемента ИЛИ, выход которого через первый и второй фильтры нижних частот подключен к входам дифференциального усилителя, а выходы второго элемента ИЛИ и элемента ИЛИ-НЕ подключены соответственно к тактовому входу и входу сброса второго О-триггера, О и Я- входы которого являются входом логической единицы цифрового частотного детектора, выходом которого является выход управляемого интегратора, к входу которого подключен выход дифференциального усилителя, тактовый генератор, выход которого подключен к тактовым входам формирователя импульсов и первого логического. ключа, выход которого подключен к управляющим входам управляемого интегратора через последовательно соединенные первый двоичный счетчик и регистр, к входу разрешения записи которого подключен первый выход формирователя импульсов, о т,л и ч а ю щ и й с я тем, что, с целью повышения точности детектирования путем обеспечения независимости уровня выходного сигнала детектора от отношения времени спада модулирующей функции ко времени ее нарастания при неизменной частоте модуляции, введены делитель частоты, последовательно соединенные третий О-триггер, к тактовому входу и О-входу которого подключен соответственно выход второго О-триггера и инверсный выход третьего О-триггера, второй логический ключ, к тактовому входу которого подключен выход тактового генератора, второй двоичный счетчик и компаратор, выход которого подключен к управляющему входу первого логического ключа, последовательно соединенные элемент задержки, к входу которого подключен второй выход формирователя импульсов, третий двоичный счетчик, к счетному входу которого подключен выход второго логического ключа через делитель частоты, и второй регистр, к входу разрешения записи которого подключен первый выход формирователя импульсов, выходы второго регистра подключены к вторым ин-. формационным входам компаратора, а второй выход элемента задержки подключен к установочным входам первого и второго двоичных счетчиков.1601739 Составитель Л.Тимошиактор М.Бланар Техред М.Моргентал рректор Э.Лонча роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гага Заказ 3277 Тираж 656 Подписное ВНИИОИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5