Преобразователь угла поворота вала в код

Изобретение относится к автоматике и вычислительной технике и может быть ислользовано для связи аналоговых источников информации с цифровым вычислительным устройством,Целью изобретения является повышение динамической точности преобразователя путем повьппения быстродействия отработки входного воздействия, 1 ОНа фиг.1 показана структурная схема преобразователя; на фиг.2 - структурная схема блока управления. Преобразователь угла поворота вала 15 в код (Фиг.1) соцержит генератор 1 импульсов, счетчик 2, формирователь 3 синусоидального сигнала, Фазовращатель 4, компаратор 5, дифференцирующий элемент б, компаратор 7;, элемент ИСКЛЮЧАЮЩЕЕ ИПИ 8, блок 9 управления, триггер 1 О, элементы И 11 и 12, формирователь 13 опорного напряжения, реверсивный счетчик 14, формирователь 15 синусоидального сигнала, сумматор 16, Блок 9 упре.вления 1 Фиг, 2 ) содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 17, инверторы 18 - 21, элементы И-НЕ 22 и 23, элементы И 24 и 25, триггер 26.ЗОПреобразователь работает следующим образом,На вход счетчика 2 от генератораимпульсов поступает сигнал частоты Е . Формирователь 3 синусоидальногосигнала преобразует выходной сигнал счетчика 2 в синусоидальные напряжения, число которых определяется числом фаз Фазовращателя 4 (при двухфазном питании фазовращателя 4 4 О в Формирователе 3 Формируют два сдвинутых на 90" относительно друг друга синусоидальных сигнала), Фазовращатель 4 преобразует угол 06 поворота вала в фазу выходного напряжения 11 Фазовращателя, после чего сигнал У поступает на один из входовувкомпаратора 5 и на вход дифференцирующего элемента 6. В компараторе 5 происходит непрерывное сравнение выходного сигнала У Фазовращателя 4 с сигналом У обратной связи.Если выходное напряжение П фазовращателя 4 больше напряжения 11, в цели обратной связи, на выходе компа". ратора. 5 будет получен сигнал, соответствующий логической "1", в противном случае выходной сигнал компара- . тора 5 станет равным уровню логического "0", В дифференцирующем элементе 6 формируют производную выходного сигнала фазовращателя 4, акомпараторпреобразует данноенапряжение в импульсный сигнал 11 З,поступающий на один вход элементаИСКЛЮЧАЮЩЕЕ ИЛИ 8, На второй входэлемента 8 приходит выходной сигналкомпаратора 5.На участке возрастания выходногосигнала фазовращателя 4 его производная имеет положительный знак и выходной сигнал компаратора 7 равенлогической "1". Нулевой уровень напряжения на выходе компаратора 5 показывает, что выходной сигнал Пфазовращателя 4 отстает по фазе отсигнала У обратной связи, а уровень, равный уровню логической "1"соответствует опережению по фазесигнапом У и сигнала 11 обратнойсвязи, На участке убывания выходного сигнала Фазовращателя 4 выходной сигнал компаратора 7 равен логи":ческому "0", Нулевой уровень напря -жения на выходе компаратора 5 показывает опережение по Фазе выходнымсигналом У фазовращателя 4 сигналаУпс обратной связи, а уровень, равный уровню логической "1", эквивалентен отставанию по фазе сигнала 11от сигнала 11 обратной связи, Соответственно и выходной сигнал элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 равен "1" приотставании по фазе сигнала 11 вотсигнала 11 обратной связи и "0" приопережении по фазе сигналом Ц сигнала 11 обратной связи,С выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ8 сигнал поступает на информационный вход триггера 10, который переключается импульсами частоты Г, формируемыми в генераторе 1, Единйчныйсигнал на прямом выходе триггера 10разрешает прохождение через элементИ 12 импульсов частоты Г на вычитаю-;щий вход реверсивного счетчика 14(при условии отсутствия сигналов запрета на выходе В блока 9), Уменыпениевыходного кода И счетчика 14 приводит к соответствующему фазовомусдвигу аналогового сигнапа Б обрат"ной связи, формируемому на выходе формирователя .15, в результате чегоустраняется отставание по фазе выходного сигнапа ц, фазовращателя 4от сигнала У обратной связи, Такимобразом осуществляют снижение сигна94689 6 50 5 15 ла 13 обратной связи за выходным сигналом Б фазовращателя 4, Аналогично происходит и в случае прихода единичного сигнала с инверсногц выхода триггера 10, При этом откры вается элемент И 11 (при отсутствии сигнала запрета на выходе А блока 9) и разрешает прохождение импульсного сигнала частоты Г на суммирующий вход реверсивного счетчика 14Выходной код И счетчика 14 увеличивается, вызывая изменение в формирователе 15 фазы сигнала Ц обратной связи, и устраняя тем са+ым опережение по Фазе выходным сигналом Цфазовращателя 4 сигнала Ц обратной связи,Так как сигнал Цос обратной связи преобразователя угла отслеживает из-: менения выходного сигнала 11 вфазовращателя 4, то код М реверсивного счетчика 14, эквивалентный фазе сигнала Ц обратной связи, соответствует и Фазе (,8 - - яс + 0 выходногон ауФВФ оврцат я 4Цифровой код И поступает на вход сумматора 16, где из него вычитают код Б формируемый счетчиком 2 и эквивалентный фазе ф=Рай сигнала, питающего входные обмотки фазовращателя 4, В результате на выходе сумматора 16 получают код И. = И - Я,., пропорциональный углу оС поворота вала фазовращателя 4Блок 9 и Формирователь 13 предназначены для выравнивания ампнитуды сигнала 11 О по отношению к сигналу ЦФЬ Е и выходной нап Фор ровтеля 13 меньше амплитуды сигнала Ц то при подходе к вершине сигнача 0Ф 8 и увеличе я кода М 29 сигна а Цос не хватает амплитуды для слежения за сигналом Б. Это приводит к даль нейшему увеличению кода Я,переходу сигнала 11 ос через максимум и снижению .сигнала Ц, при увеличении кода Ю Для исключения поступления импульсов на суммирующий вход реверсивного счет-, чика 14 блок 9 управления вырабатывает сигнал А запрета, поступающий на вход элемента И 11,.Для исключения поступления импульсов на вычитанций вход реверсивного счетчика 14 блок 9 вырабатывает сигнал В запрета, поступающий на вход элемента И 12формирование сигналов з апрета осуществляется в блоке 9 путем логического сравнения двух старших разрядов реверсивного счетчика 14 и знака производной сигнала ЦЭлемент 17блока 9 вырабатывает единичный сигналпри несовпадении значений старшегоразряда кода Н и выходного сигналакомпаратора 7Элемент И-НЕ 22 вырабатывает нулевой сигнал А запрета присовпадении единичных сигналов с выходов элемента 17 и предпоследнего1 Остаршего разряда реверсивного счетчика 14, Элемент И НЕ 23 вырабатывает нулевой сигнап В запрета при совпадении нулевых сигналов с этих жеэлементов,Нулевой сигнап А запрета с выходаэлемента 22 инвертируется инвертором20 и поступает в виде единичного сиг"нала С на вход формирователя 13, представляющего собой последовательно20 включенные реверсивный счетчик и цифроаналоговый преобразователь ЦАП, Приединичном сигнале С импульсы частотыЕ с выхода генератора 1 поступаютна суммирунзций вход реверсивного счет 25 чика формирователя 13, увеличивая егосодержимое, что приводит к увеличению амплитуды опорного сигнала с выхода формирователя 13 и увеличениюамппитуды сигнала ПАналогичные рассуждения можно про-.вести и для случая превышения поамппитуде сигналом Юос сигнала 11 уДля уменьшения по амплитуде выходногосигнала формирователя 13 блок 9 вырабатывает единичный сигнал Э по совпадению нулевого сигнала В запретас нулевым состоянием триггера 26,которое обеспечивается установкойего в "0" выходным сигналом элемента4 О И 24 по совпадению единичного сигнала с выхода предпоследнего старшегоразряда реверсивного счетчика 14 инулевого сигнала элемента 17 при отсутствии выходных импульсов С с выхо45 да инвертора 20, При наличии единичного сигнала 0 с выхода блока 9 кодв реверсивном счетчике формирователя13 уменьшается, что приводит к уменьшению сигнала на выходе ЦАП формиро вателя 13 и уменьшению амплитуды сигнала Ц по сравнению с амплитудой сигнала от,Таким образом, осуществляется непре"рывное отслеживание выходного кодасумматора 16 за изменением фазы выходкого сигнала фазовращателя 4 содновременной регулировкой по амппиту"де сигнала обратной связи, которыйсравнивается по фазе с выходным сигналом фазовращателя 4,Формула изобретения1, Преобразователь угла поворота вала в код, содержащий генератор импульсов, первый выход которого соединен с входом счетчика, выход старшего 0 разряда счетчика соединен с входом первого формирователя синусоидального сигналавыход которого соединен с входом фазовращателя, вап фазовращателя является входом преобразовате ляа выход фазовращателя соединен с первым входом первого компаратора, первый элемент И, выход которого соединен с первым входом реверсивного счетчика, выходы реверсивного счет чика соединены с первой группой входов сумматора, второй формирователь синусоидального сигнала, дифференцирующий элемент, о т л и ч а ю щ и йс я тем, что, с целью повьпдения ди. 25 намической точности преобразователя, в него введены блок управления, фор мирователь опорного напряжения, второй компаратор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, триггер и второй элемент И, вы ход фазовращателя через дифференцирудций элемент соединен с одним входом второго компаратора, другой: вход которого подключен к офцей шиче, а выход соединен с первым вхо" дом блока управления и одним входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, другой вход которого подключен к выходу первого компаратора, а выход соединен с информационным входом триггера, пря мой и инверсный выходы триггера соединены с первыми входами соответственно первого и второго элементов И, выход второго элемента И соединен с вторым входом реверсивного счетчика, 45 выходы которого соединены с группой входов второго формирователя синусоидального сигнала, выходы двух старших разрядов реверсивного счетчика соединены соответственно с вторым и третьим входами блока управления, первый и второй выходы блока управления соединены с вторыми входами соответственно второго и первого элементовИ, а третий и четвертый выходы соединены с первым и вторым входами формирователя опорного напряжения, выход которого соединен с входом второго формирователя синусоидапьного сигнала, выход которого соединен с вторым входом первого компаратора, второй выход генератора импульсов соединен с входом синхронизации триггераи третьими входами первого и второгоэлементов И, а третий выход генератора импульсов соединен с третьимвходом формирователя опорного напряжения, выходы разрядов счетчика соединены с второй группой входов сумматора, выходы которого являются выходами преобразователя,2, Преобразователь по и,1, о тл и ч а ю щ и й с я тем, что блокуправления содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, четыре инверторадварлемента И-НЕ, два элемента И и триггер, входы. элемента ИСКЛЮЧАК 1 ЦЕЕ ИЛИявляются первым и вторым входами блока управления, а выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входомпервого элемента И-НЕ и через первыйинвертор с первыми входами второгоэлемента И-НЕ и первого элемента И,вход второго инвертора является третьим входом блока управления и соединен с вторыми входами первого элемента И-НЕ и первого элемента И, выходвторого инвертора соединен с вторымвходом второго элемента И-НЕ, выходы первого и второго элементов И-НЕявляются первым и вторым выходами блока управления и соединены с входамисоответственно третьего и четвертогоинверторов, выход третьего инвертораявляется третьим выходом блока управления и соединен с входом синхронизации триггера, информационный входкоторого подключен к шине единичногопотенциала, вход сброса - к выходупервого элемента И, а инверсный выходсоединен с одним входом второго элемента И, другой вход второго элемента И подключен к выходу четвертогоинвертора, а выход является четвертым выходом блока управления,1594689 Составитель А,Смирновор Н,Лазаренко Техред Л.Олийнык Корректор М,Кучеря ниям и и ГКНТ СССР бре ушская оизводственно-издательский комбинат "Патент", г, Ужгород, ул. Гагари Заказ 2838 Тираж 671ВНИИПИ Государственного комитета по113035, Москва, Жодписное открытияд. 4/5