Синтезатор частот

(5 ГОСУДАРСТВЕНН ПО ИЗОБРЕТЕНИ пРи Гннт сссР КОМИТЕТ ОТКРытия БРЕТЕНИЯ ЕЛЬСТ(56) Авторское свидетельство СССРВ 1363457, кл. Н 03 Ь 7/18, 20.05.88.(57) Изобретение относится к радио-,технике и м.б, использовано в приемопередающей аппаратуре и контрольноизмерительных устройствах и являетсядополнительным к изобретению по авт.св, Мф 1363457, Цель изобретения - повьппение быстродействия. Синтезатор ОПИСАНИЕМ АВТОРСНОМУ СВИ 2частот содержит управляемый генератор 1, смеситель 2, делитель 3 частоты с переменным коэф. деления, коммутатор 4, импульсно-фазовый детектор 5, ФНЧ 6, генератор 7 опорной частоты, умножитель 8 частоты, делитель 9 с фиксированным коэф. деления, инвертор 10, формирователь 11 одиночного импульса, регистр 12 сдвига, цифровой частотно-фазовый детектор (ЦЧФД) 13, цифровой интегратор 14, ЦАП 15, анализатор 16 кода, элементы И 17, 18 и 19,К-триггер 20, счетчик .21 и 0-триггер 22, ЦЧФД 13 содержит регист 23 кода частоты и счетчик 24, а цифровой интегратор .4 состоит из сум1584105 в каждом такте работы синтезатора р- зультирующее значение К становитсяблизким к единице, независимо от н,- 5раметров кольца частотной автоподстройки, при .этом уменьшается времяприведения. выходной частоты, что приводит к повышению быстродействия1 ил. 1Изобретение относится к радиотех,нике, может быть использовано в,приемопередающей аппаратуре и конт.Рольно-измерительных устройствах иявляется усовершенствованием синтезатора частот по авт.св. У 1363457 20Целью изобретения является повышение быстродействия,На чертеже приведена структурнаяэлектрическая схема синтезатора частот 25Синтезатор частот содержит управляемый генератор 1, смеситель 2, делитель. 3 частоты.с переменным коэффициентом деления (ДПКД), коммутатор4, импульсно-фазовый детектор (ИФД) 5,З 0фильтр 6 нижних частот, генератор 7опорной частоты, умножитель 8 частоты, делитель 9 с фиксированным коэффициентом деления (ДФКД), инвертор 10,формирователь 11 одиночного импульса,регистр 12. сдвига, цифровой частотно-фазовый детектор (ЦЧФД) 13, цифровой интегратор 14, цифроаналоговыйпреобразователь (ЦАП) 15, анализатор16 кода, первый .17, второй 18, третий 4019 элементы И, 1 К-триггер 20, счетчик21 и 0-триггер 22. ЦЧФД 13 содержитрегистр 23 кода частоты и счетчик24, а цифровой интегратор 14 состоитиз сумматора 25 кодов и регистра 26 45памяти. Синтезатор частот также со,держит первый 27 и второй 28 дополнительные регистры памяти, второй сумматор 29, первый 30 и второй 31 блоки постоянной памяти (БПП) 30 и 31 ипервый сумматор 32.Синтезатор частот работает следующим образом.В определенный момент, времени навыходе УпРавляемого генеРатоРа 1 имеется некоторая частота, котораяпреобразуется в смесителе 2 и поступает на вход ДПКД 3. Эти элементы совместно с коммутатором 4,ИФД 5 и фильтиатора 25 кодов и регистра 26 памяти.Для достижения поставленной цели введены дополнительные регистры 27 и 28памяти, сумматоры 29 и 32, а. такжеблоки 30 и 31 памяти. За счет коррекции коэффициента передачи К кольцачастотной автоподстройки, содержащегогенератор 1, ДПКД 3, ЦЧФД 13 и ЦАП 15,ром 6 образуют кольцо фазовой автоподстройки частоты. С выхода ДПКД 3сигнал через формирователь 11 поступает на вход регистра 12 сдвига, который является синхронизатором дляцепи автспоиска, состоящей из ЦЧФД 13,цифрового интегратора 14 и ЦАП 15,На выходах регистра 12 сдвига получаются импульсные последовательности,которые определяют время установкикода с выхода регистра 23 в счетчике24, а также начала и конца счета импульсов счетчиком 24, записи информации в регистр 26 с,выхода цифрового интегратора 14 и переключают Ртриггер 22. Значения кода Я з ,поступающего на установочные входы счетчи-ка 24, определяются из соотношения где Т - период частоты сравнения насрвходе ЦЧФД 13;Т - период тактовой частотыспР на входе ЦЧФД 13 (Свход счетчика 24),С момента вреМени .1 до 1. производится установка кода счетчика 24, смомента времени- счет импульсовс генератора 7 опорной частоты до момента времени 1 з - остановка счетчика24 Если в момент остановки счета навыходе счетчика 24 значения кода неравно нулю, то на вход первого элемента И 17 поступает разрешающий уровень, при наличии которого коммутатор4, выполненный, например, в виде мультиплексора, соединяет вход ИФД 5 с выходом инвертора 10. Значение кода навыходе счетчика 24 суммируется в сумматоре 25 цифрового интегратора 14 созначением кода на выходе регистра 26,и в момент времени С 4 пое сигналу свыхода первого элемента И 17 полученная сумма записывается в регистр 265 15841 Вновь полученное значение кода с выхода цифрового интегратора 14 поступает на первый вход первого сумматора 32 и изменяет напряжение на выходе ЦАП 15, в результате чего изменяется частота на выходе управляемого генератора 1.Характеристика изменения частоты построена так, что код сигнала ошибки на выходе ЦЧФД 13 при этом приближается к нулевому значению, При этом на второй вход ИФД 5 поступает частота с выхода ДФКД 9, но сдвинутая инвертором 10 на 180 О. Тем самым обеспечива 15 ется постоянное напряжение на выходе фильтра 6. Процесс изменения частоты управляемого генератора 1 продолжается до тех пор, пока на выходе счетчика 24 не установится нулевой код, тогда на инверсном выходе П-триггера 22 появляется сигнал, который запрещает прохождение импульса записичерез первый элемент И 17, и коммутатор 4 соединяет первый вход ИФД 5 с выходом 25 ДПКД 3, При этом на выходе ЦАП 15 устанавливается постоянный код, кольцо фазовой автоподстройки включается и в синтезаторе частот устанавливается режим .фазовой синхронизации. Если син тезатор частот вышел из режима фазовой синхронизации, то вновь код на выходе ЦЧФД 13 отличен от нуля, и на вход второго элемента И 18 через анализатор 16 поступает сигнал логической единицы. Если в этот момент на второй вход второго элемента И 18 поступает уровень логического нуля, то Э-триггер 22 по сигналу с регистра 12 пе. реключается в единичное состояние. В таком же состоянии находится и 1 К 40 триггер 20, и при этом заканчивается сигнал установки в нуль счетчика 21 и на выходе третьего элемента И 19 устанавливается разрешающий уровень. Счетчик 21 начинает счет импульсов генератора 7 опорной частоты, пока на его выходе не появится сигнал логической единицы, от которого обнуляется 1 К-триггер 20. При этом Э-триггер 22 по сигналу с регистра 12 сдви 50 га устанавливается в нулевое состояние и на установочном входе счетчика 21 появляется сигнал установки нуля.После того, как с инверсного выхода П-триггера 22 на второй вход пер ваго элемента И 17 поступает разрешающий потенциал, включается цепь авто- поиска, а коммутатор 4 соединяет вход 05 оИФД 5 с выходом инвертора 10, Если на выходе ЦЧФД 13 значение кода соответствует нулевому, то на выходе второго элемента И 18 имеется уровень логической единицы. При помощи сигнала, поступающего с выхода регистра 12, переключается Р-триггер 22, который дает запрет для первого элемента И 17, и коммутатор 4 подключает ИФД 5 к выходу ДПКД 3. В этот момент времени начинается переходный процесс установления фазы колебаний управляемого генератора 1, Далее переключается 1 К- триггер 20, который блокирует второй элемент И 18 и разрешает счет импульсов счетчиком 21, Блокировка держится до тех пор, пока на выходе счетчика 21 не появится логическая единица, которая устанавливает 1 К-триггер 20 в нулевое состояние. Таким образом, если даже на выходе ЦЧФД 13 значение кода отлично от нуля, что возможно при переходном процессе, второй элемент И 18 не изменяет своего состояния, а значит цепь автопоиска не включается повторно. Тем самым обеспечивается устойчивость работы синтезатора частот в режиме переходного процесса, вследствие чего уменьшается время вхождения в синхронизм. Время блокировки определяется из расчета времени переходного процесса установления фазы.В состав цепи частотной автоподстройки (ЧАП) входят генератор 1 с коэффициентом передачи Б, ДПКД 3 с коэффициентом передачи 1/Б , ЦЧФД 13 с коэффициентом передачи М, ЦАП 15 с коэффициентом передачи К.Выражение для коэффицйента передачи разомкнутого кольца ЧАП имеет вид К .и= Я (1/И.,) МВ диапазоне перестройки управляемого генератора 1 величины Я и Имогут меняться в несколько раз, что приводит к изменению, времени приведения частоты системой ЧАП. Величина коэффициента передачи цифроаналогового преобразователя Кпостоянна воцДПвсем диапазоне выходных напряжений ЦАП. (выходное напряжение линейно зависит от величины входного кода),Схема ЧАП работает следующим образом.Генератор 1, ДПКД 3, ЦЧФД 13 и ЦАП 15 образуют кольцо с суммарнымкоэффициентом передачи -КЧ,А (знакпоказывает отрицательную обратную связь). В ЦЧФД 13 вычисленное значение кода ЯИ 1. -Ксравнивается с эталонным кодом Я эт, и вычисляет 5 ся сигнал ошибки, который поступает на цифровой интегратор 14..Значение кода на выходе интеграто ра 14 после включения системы автоподстройки частоты равно Я т.е. ЯО 2= = Ц . В следующие тактовые моментыэгвремени С 1 ГИ 2 равно15 Р 2=эт (-Кча)+О э,+Ч == Ч+ э,(1 - К)ЧГ 3" ОГ 12( КА) +О+ Ж 13 =1 эт 1 (1) (1 Кап)200112тэт(1 к )(1 к чаед)нО КАп Отсюда находим О эт- ОимАп . ЩБ - 2235 Таким образом, значение К в моЧЛймент времени ( ) можно вычислять по значениям кода на выходе интегратора 14 в предыдущие (Н)-й и (И)-й 40 моменты времени и значению кода эталона. Время регулирования минимальное, когда К = 1. В этом случае регулирование осуществляется за один шаг. Следовательно,.можно вычислить 45 значение корректирующего кода для приведения значения К к единице и обеспечения минимального времени установления частоты., Ез.-аи коР 1 чдв= Р 2 2Я ГМ- ЯэтОРпри этом значение ЯИформируетсяна выходе первого дополнительногорегистра 27, значение ЯИ2 - навыходе второго дополнительного региВ то же время, каждое последующее зна,чение ЯИ 2 связано с предыдущим соотношением30ЧГБ 1 = 0+ ОИ(1 - К ). стра 28, значение ЯГИ 1 - на выходе цифрового интегратора 14.Числитель Я 1.Б- Яэ ФЬрмируетс на выходе второго сумматора .29, вь. - ход которого совместно с выходом нтоорого дополнительного регистра 28 ЖГИ) формирует адрес числа, записанного в первом БПП 30, величина которого равна К .В то же время выход первого БПП 30 совместно с выходом цифрового интегратора 14 ИГИЯ формирует адрес числа, записанного во втором БПП 31, величина которого равна 013 К ,. Полученное в И-такте произведение ЯБ 1 Кк поступает на другой вход первого сумматора 32 и, складываясь со значением ЯИобразует на выходе первого сумматора 32 сумму, которая поступает на вход ЦАП 15:Таким образом, за счет коррекции коэффициента нередачи К в каждом такте работы синтезатора результирующее значение К становится близким к еди-. нице независимо от изменения параметров системы ЧАП в диапазоне выходных частот, при этом, уменьшается время приведения частоты, что приводит к повышению быстродействия, .Формула изобретенияСинтезатор частот по авт.св.Ф 1363457, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, выход цифрового интегратора подключен к входу цифроаналогового преобразователя через введенный первый сумматор, а между выходом цифрового интегратора и другим входом первого сумматора введены:последовательно соединенные первый дополнительный регистр памяти, второй дополнительный регистр памяти, первый блок постоянной памяти и второй блок постоянной памяти, а дополнительный выход цифрового частотно-Фазового детектора соединен с .входом младших разрядов первого блокапостоянной памяти через введенный второй сумматор, при этом другой вход второго сумматора соединен с выходом первого дополнительного . регистра памяти, вход старших разрядов второго блока постоянной памятисоединен с входом первого дополнитель1 О 158405 ного регистра памяти, выход первогоэлемента И соединен с тактовыми вхо. дами первого и второго дополнительных регистров памяти. Составитель А. МышакинТехред Л.Олийнык Корректор Н. Король Редактор И. Горная, Тирах 656 ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д, 4/5