Преобразователь частота-код

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКЬМУ СВИДЕТЕЛЬСТВУ Союз Сов етскннСоцнапнстнческннРеспублик и 884133 авт, свнд-ву -(51)М, Кл. Н 03 К 13/20 //а 01 Р 23 Л 0 5 нМ присоединением ГооударстмнныЯ ком(23) Приоритет Опубликовано СССР о делан нзабретенн н открытиЯ,76 я описания 25,1 та опублико Авторыобретени Д.А,Пп тун и А,В 1) Заявнтел(54) ПРЕОБРАЭОВАТЕ СТОТ О кодовымблокходами Изобретение относитс я к импульс ледяшим цтер астота - код, рания периодов вход- в цепи обратной именение в сисвыхода емвх регулировращения.Известен след контроля частоты совпвивного астота - код риода азова- посред- счетчисчетчик, блок ср обраэователь код ка.Бель изобретения - исти измерений.Бель достигается тем,зователь частота - код, сорвтор опорной частоты, бпопериодов, первый и второйго соединены с суммируюшшим входами реверсивного овышение точ и что в преобрадержвший генек сравнениявыходы котороим и вычитаюящий ержа 2 оив час- нный счетчика сооттехнике, в частности квым преобразователямботаюшим путем сравне ного сигнала и сигналасвязи, и может найти пр яший преобразователь одержащий реверсивный о авнения периодов и пре- частота в цепи обратной связи между реверсивным счетчик и блоком сравнения периодов 11,Недостатком укаэанного преобра пя является недостаточная точностьНаиболее близким к изобретению технической сущности является след преобразователь частота - код, сод щий генератор опорной частоты, рев ный счетчик, преобразователь кодтота со схемой ткоррекпии, соеднне с генератором опорной частоты и выходом реверсивного счетчика, и сравнения периодов, соединенный в с входной шиной устройства и вых преобразователя код - частота, а ми .- с суммирующим и вычитаюш ми реверсивного счетчика 2.Недостатком устройства являетс достаточная точность, что вызван дением моментов заполнения реверс счетчика импульсами коррекции пе и формирования частоты на преобр теле код-частота, соединенного не ственно с выходами реверсивного884133 4вателя 4 кода в частоту, а выходамис шинами сложения и вычитания счетчика 2, элемент 11 И-НЕ,Работа устройства заключается в следующем.Входная импульсная последовательность полупериодных импульсов частотыР( которую необходимо преобразоватьв код, поступает на первые входы элемента 11 и триггера 7 блока 5 сравнения периодов. На второй вход элемента 11 и триггера 8 поступают полупериодные импульсы Рос с преобразователя 4, Укаэанные импульсные последовательности с частотами Ги Госпредставлены на фиг. 2 б, в. На фиг. 2, гпредставлены импульсы, сформированныена выходе элемента 11, По переднемуи заднему фронтам этих импульсов формирователем 6 формируется пара коротких импульсов (фиг, 2 д, е). Импульсысформированные по переднему фронту навтором выходе формирователя устанавливают триггеры 7 и 8 в исходное состояние, а сформированные по заднему фронту - производят перепись кода со счетчика 2 в регисгр 3.Состояния триггеров 7 и 8 показанына фиг. 2 ж, з. Исходные положения триг;геров заштрихованы. Переключение триггеров 7 и 8 производится задними фронтами импульсов соответствующих последовательностей С х, иСосНа входах элементов 9 и 10, такимобразом, присутствуют сигналы с выходаэлемента 11, входных сигналов Гс и-ос и сигналы с выходов триггеров 7и 8,В зависимости от соотношения частотГи С Ос на входах счетчика 2 происходит периодическое суммирование ивычитание импульсов представленных нафиг. 2 и, к.При равенстве входных частот Еир ос, соответствующих установлениюкода частоты, количество импульсов накопленных по шинам суммирования и вычитания счетчика 2 равны между собой.,Код, зафиксированный в конце суммирования регистром памяти 3 записан вторыми импульсами (фиг. 2 д, е) со счетчика 2(фиг, 2 л). ветственно, преобразователь кода в частоту, выход которого совпадает с первым входом блока сравнения периодов, второй вход которого подключен к входной шине устройства, введен регистр памяти, кодо - 3 вые входы которого соединены с выходами разрядов реверсивного счетчика, вход записи регистра памяти подключен к третьему выходу блока сравнения периодов, первый и второй выходы которого соединены со счетным входом реверсивного счетчика и входом преобразователя кода в частоту, кодовые входы которого соединены с выходами разрядов регистра памяти и выходными шинами устройства, а кроме того, блоксравнения периодов содержит формирователь импульсов, элемент И-НЕ, два триггера и два элемента И, причем первым входом блока сравнения периодов является первый вход элемента И-НЕ, соеди-2 ф ненный с первыми входами первого триггера и первого элемента И, выход которого является вторым выходом блока сравнения периодов, вторым входом которого является второй вход элемента И 23 НЕ, соединенный с первыми входами второго триггера и второго элемента И, выход которого подключен к первому выходу блока сравнения периодов, выход элемента И-НЕ соединен со вторыми входами элементов И и со входом формирователя импульсов, первый выход которого является третьим выходом блока сравнения периодов, а второй выход подключен к вторым входам триггеров, выход каждого из которых подключен к третьему входу соответствующего элемента И,На фиг, 1 представлена блок-схема 40преобразователя; на фиг. 2 - временныедиаграммы работы устройства. Устройство содержит генератор 1 опор-ной частоты, реверсивный счетчик 2, сое диненный счетным входом с выходом генератора, регистр 3 памяти, соединенный кодовыми входами с выходами разрядов счетчика 2, преобразователь 4 кода вЫ частоту, соединенный с регистром 3 и выходными шинами устройства, а импульсным входом - с генератором, блок1 бл сравнения периодов, включающий в себя формирователь 6 импульсов,5-триггеры 7 и 8 и трехвходовые элементы 9 и 10 И, соединенные входами с входной шиной устройства и выходом преобразоПри равенстве частот код на выходерегистра памяти 3 изменяться не будет. Нарушение равенства входных частотСх й Срс вызывает неравенство числа импульсов накапливаемых за период входной частоты на входах счетчика 2 (фиг. 2 л). При этом изменяется результируюший код на выходе регистра 3 (фиг. 2 г). Код, неизменный в течение периода входного сигнала, с выхода регистра 3 поступает на преобразователь 4 кода в частоту в цепи обратной связи и на выход устройства.,Таким образом, буфферное включение регистра памяти между реверсивным счетчиком и преобразователем код частота с управлением его записи с блока сравнения периодов в моменты отсутствия накопления импульсов на реверсивном счетчике .повышает точность формирования кода - частоты, такое выполнение блока сравнения позволяет устранить несимметричность характеристик устрой 20 ства при разном соотношении частот (при ГХГ и ГхРос). Это позволяет повысить частоту формирования сигналов коррекции блоком сравнения периоИ дов при превышении частоты входного сигналапо сравнению с частотой цепи обратной связи Роси тем самым повысить динамическую точность устройства.Формула изобретения1. Преобразователь частота- код, содержащий генератор опорной частоты, блок. сравнения периодов, первый и второй выходы которого соединены с суммирующим и вычитаюшим входами реверсивного счетчика соответственно, преобразователь кода в частоту, выход которого соединен 4 о с первым входом блока сравнения периодов второй вход которого подключен к входной шине устройства, о т л и ч а юш и й с я . тем, что, с целью повышения точности измерений в него введен регистрпамяти, кодовые входы которого соединены с выходами разрядов реверсивногосчетчика, вход записи регистра памятиподключен к третьему выходу блока сравнения периодов, первый и второй выходыкоторого соединены со счетным входомреверсивного счетчика и входом преобразователя кода в частоту, кодовые входыкоторого соединены с выходами разрядоврегистра памяти и выходными шинамиустройства,2, Преобразователь частота - код пои. 1, о т л и ч а ю ш и й с я тем, чтоблок сравнения периодов содержит формирователь импульсов, элемент И-НЕ, дватриггера н два элемента И, причем первым входом бпока сравнения периодовявляется первый вход элемента И-НЕ,соединенный с первыми входами первоготриггера и первого элемента И, выход которого является вторым выходом блока сравнения периодов, вторым входом которогоявляется второй вход элемента И-НЕ, соединенный с первыми входами второго триггера и второго элемента И, выход которогоподключен к первому выходу блока сравнения периодов, выход элемента И-НЕ соединен со вторыми входами элементов И и совходом формирователя импульсов, первыйвыход которого является третьим выходомблока сравнения периодов, а второй выходподключен к вторым входам триггеров,выход каждого из которых подключен ктретьему входу соответствующего элемента И.Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР% 443482, кл. Н 03 К 13/20, 1974. 2, Авторское свидетельство СССР Ху 445148, кл. Н 03 К 13/20, 1972