Аналого-цифровой преобразователь

(57) Изобре вой измерит технике, мож для преобра чин в цийров мехозащи реобра альные ова тем, чт генерат ор 4 ифро блок едова ения,ель 7,0 посл ГОСУДАРСТВЕККЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР ОПИСАНИЕ ИЭОБРЕ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(2.1) 4357650/24-24 (22) 04.01,88 (46) 15,06.90. Бюл. Р 22 (71) Специальное конструкторско-те нологическое бюро "Модуль" Винницк го политехнического института и Ви ницкий политехнический институт (72) А.П.Стахов, В.И.Г 1 оисеев, В.Я.Стейскал и Л.В.(рупельницкий (53) 681.325 (088,8) (56) Гитис Э.И, Аналого-циФровые преобразователи. Г 1,:. Энергоиздат, 1981, с233-237,Авторское свидетельство СССР 1( 1179533, кл. Н 03 М 1/26, 1984,154) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ение относится к цифрольной и вычислительной ет быть использовано ования аналоговых велиые и позволяет повысить нность аналого-цифрового еля и расширить функциоожности. Это достигается образователь, содержащий импульсов, блок 6 сраваналоговый преобразова 8 элементов ИЛИ, регистр тельного приближения, ре1571761 15 гистр 9 сдвига, постоянное запоминающее устройство 11, введены блок 5 синхронизации, регистр 12, мажоритар, ный элемент 13, цифровой коммутатор 15, элемент ИЛИ 14. Аналого-цифровой5 преобразователь выполнен в избыточном измерителвном коде (например, коде "золотой" пропорции), а уравнове,шивание осуществляется по модифициро О ванному способу поразрядного кодиро, вания с одновременным включением,Изобретение относится к цифровой измерительной и вычислительной техни ке и может быть использовано для преобразования аналоговых величин в циф,Ровые.Цель изобретения - повышение помехозащищенности и расширение функциональных возможностей.На фиг.1 приведена функциональная 75схема преобразователя; на фиг.2 функциональная схема блока синхрони,зации; на фиг.3 - временные диаграммы работы блока синхронизации.Преобразователь содержит входную шину 1, шину 2 запуска, шину 3 задания режима, генератор 4 импульсов, блок 5 синхронизации, блок 6 сравнения, цифроаналоговый преобразователь7, блок 8 элементов ИЛИ, регистр 9 сдвига, регистр 10 последовательногоприближения, постоянное запоминающееУстройство (ПЗУ) 11, регистр 12, мажоритарный элемент 13, элемент ИЛИ14, цифровой коммутатор 15, первую 40 16 и вторую 17 выходные шины, вход 18 синхронизации и выход 19 блока 5,Блок 5 образует элемент НЕ 20, счетчик 21, блок 22 сравнения, элемент ИЛИ 23, счетчик-дешифратоР 24, 45 элемент И 25, одновибратор 26, цифровой коммутатор 27 и элемент НЕ 28,Преобразователь работает следующим образом.При.подаче Разрешающего сигнала 0 на шину 2 генератор 4 начинает вырабатывать положительные импульсы большой скважности, Передний фронт указанных импульсов разрешает запись выходного сигнала блока 6 в регистр 12, а задний фронт стробирует регистры 9 и 10 (необходимая для этого инвер- сия импульсов осуществляется в блоке 5). кроме основного разряда, кода добавки за счет младших разрядов. Частьизбыточности кода используется на автокомпенсацию помех на тактах кодирования старшими разрядами, на К-тактах кодирования младшими разрядамивремя такта увеличено, на последнихтактах применена мажоритарная обработка нечетного числа результатовсравнения входного и компенсирующегосигналов, 1 з.п.ф-лы, 3 ил 1При этом если номер такта кодированияменьше числа п-К, задаваемого двоичным кодом по шине 3, то частота стробирования регистров 12, 9 .и 10 равна частоте импульсов генератора 4. В противном случае, начиная с такта кодирования =п-К, частота стробирования регистра 12 остается прежней, а частота стробирования р." истров 9 и 10 становится. в 1 раз меньше, что соответствует удлинению такта в 1 раз. Изменение частоты следования тактовых импульсов достигается в блоке 5Известный алгоритм поразрядного кодирования реализуется в регистре 10, но в соответствии с модифицированным алгоритмом поразрядного кодирования одновременно с включением каждого разряда на выходе регистра 9 фбрмируется дополнительный код. Последний суммируется ь блоке 8 с кодом по входу регистра 10. Поэтому наряду с включением основного разряда цифроаналогового преобразователя 7 происходит включение группы младших разрядов, На следующем такте кодирования .независимо от выходного сигнала блока 6 в регистре 9 происходит сдвиг информации, что соответствует уменьшению веса дополнительных разрядов в ь раз. ( о- основание избыточного кода). Первоначальная запись кода "добавки" к первому разряду происходит по входу данных регистра 9 сдвига с выхода ПЗУ 11, перед началом преобразования при наличии на входе разрешения записи соответствующего сигнала.На тактах кодирования с 1-го по (п-ш)-й выходной сигнал блока 6 поступает на вход данных регистра 10 непосредственно с выхода первого разряда регистра 12.16сы с 1-го выхода счетчика-дешифратора 24 с периодом следования в 1 разбольше,Счетчик 2 1 осуществляет подсчетчисла синхронизирующих импульсов.Элемент НЕ 20 обеспечивает синхронизацию счетчика по заднему фронту импульсов. Если на выходе счетчика 21,т,е, по второму входу блока 22, значение двоичного кода меньше, чем значение, задаваемое по первому входу,выход блока 22 находится в состояниивысокого уровня. При этом цифровойкоммутатор 27 пропускает синхронизирующие импульсы с первого входа навыход. Одновременно счетчик-дешифратор 24 сбрасывается в исходное состояние за счет высокого уровня на выходе элемента ИЛИ 23.В момент, когда на выходе счетчика 21 значение кода становится равнымзначению, задаваемому по шине 3, навыходе блока 22 сравнения появляетсясигнал низкого уровня, который переключает цифровой коммутатор 27 напропускание сигналов с выхода счетчика-дешифратора 24. Последний начинаетподсчет импульсов, так как его входсброса обнуляется элементом ИЛИ 23,При поступлении числа 1 синхронизирующих импульсов сигнал высокого уровня на выходе счетчика-дешифратора24 разрешает прохождение синхроимпульса через элемент И 25 на второйвход второго цифрового коммутатора27 и на выход блока 5 (с инверсиейв элементе НЕ 28),Одновибратор 26 после прохожденияуказанного импульса по его заднемуфронту формирует импульс .сброса, поступающий через элемент ИЛИ 23 навход сброса счетчика-дешифратора 24.На последующих тактах цикл возобновляетсяСброс блока 5 в исходное состояние после окончания цикла кодирования осуществляется по входу сброса счетчика 2,5157 76Последнее происходит в результате прохождения сигнала данных через цифровой коммутатор 15 с первого входа на выход. При этом на всех входах элемента ИЛИ 14 отсутствуют сигналы5 высокого уровня включения последних ш разрядов и на его выходе присутствует низкий уровень, который и управляет цифровым коммутатором 15 согласно описанному.При Функционировании устройства на ш младших тактах кодирования на одном из входов элемента ИЛИ 14 присутствует сигнал высокого уровня, вырабатываемый регистром 10 для включения соответствующих разрядов, В результате цифровой коммутатор 15 передает информацию на вход данных регистра 10 с выхода мажоритарного 20 элемента 13, причем так как длительность такта кодирования в этом случае в 1 раз больше, чем период стро- бирования регистра 12, то на входе мажоритарного элемента 13 к концу 25 такта коцирования накапливается 1 выходных сигналов блока 6.Мажоритарный элемент 13 осуществляет известную функцию "решение по большинству", т,е. его выход устанав ливается в состояние "1", если больше половины входов имеют состояние . "1", в состояние "0", если больше половины его входов имеют состояние "О".В конце кодирования на выходе регистра 10 формируется кодовый эквивалент входного аналогового сигнала, который передается на шину 16 и может быть считан внешним устройством по сигналу конца преобразования нашине 17. Одновременно этот сигнал, поступая на вход сброса блока 5 и вход разрешения записи регистра 9 устанавливает их в начальное состояние. Регистр 10 устанавливается в начальное состояние с приходом следующего синхроимпульса.На этом цикл работы аналого-цифрового преобразователя заканчивается,50Работа блока 5 синхронизации поясняется временными диаграммами на фиг.3.Блок 22 предназначен для,управления цифровым коммутатором 27, который коммутирует на выход 19 блока такто-. вые импульсы с периодом следования, равным периоду следования импульсов на выходе генератора 4, либо импульФормула изобретения Аналого-цифровой преобразователь, содержащий генератор импульсов, выход которого соединен с входом, синхронизации блока синхронизации, выход которого соединен с входом синхронизации регистра сдвига, блок сравнения, первый вход которого явля 1571761ется входной шиной, второй вход сое- . динен с выходом цифроаналогового пре,образователя входы которого соединеьны с соответствующими выходами блока элементов ИЛИ, первые входы которого5 соединены с соответствующими выходами регистра сдвига, вторые входы соединены с соответствующими выходами первой и второй групп выходов регист О ров последовательного приближения и являются первой выходной шиной, информационные входы регистра сдвига соединеныс соответствующими выходасми постоянного запоминающего устрой;ства, о т л и ч а ю щ и й с я тем, что, с целью увеличения помехоэащи;щенности и расширения функциональных возможностей, введены регистр, мажоритарный элемент, цифровой коммутатор, элемент ИЛИ, причем входы задания режима блока синхронизации являются линией, задания режима, выход ;соединен с входами синхронизации регистра сдвига, входом сброса регист ра последовательного приближения, соединен с выходом регистра последовательного приближения и является второй выходной шиной, вход генератора импульсов является шиной запуска, а выход соединен с входом синхронизации регистра, информационный вход которого соединен с выходом блока сравнения, выходы регистра соединены с соответствующими входами межоритар 35 ного элемента, первый выход регистра соединен с первым информационным входом цифрового коммутатора, второй информационный вход которого соединен с выходом мажоритарного элемента, вход управления через элемент ИЛИ соединен с соответствующими выходамивторой группы выходов регистра. последовательных приближений, а выход цифрового коммутатора соединен с входомданных регистра последовательногоприближения. 2. Преобразователь по п,1, о т л и ч а ю щ и й с я тем, что блок синхронизации выполнен на двух элементах НЕ, счетчике, блоке сравнения, счетчике-дешифраторе, элементе ИЛИ, элементе И, одновибраторе, цифровом коммутаторе, первые входы блока сравнения являются входами задания режима блока, вход сброса счетчика является входом сброса блока, вход синхронизации которого объединен с входом счетчика-дешифратора, с первыми входами элемента И, с первым информационным входом цифрового коммутатора и с входом первого элемента НЕ, выход которого соединен со счетным входом счетчика, выходь 1 которого:,:оединены с соответствующими вто,";.ми входами блока сравнения, выход которого соединен с входом управления цифрового коммутатора и с первым входом элемента ИЛИ, выход которого соединен с входом сброса счетчика-дешифратора, выход которого соединен с вторым входом элементй И, выход которого соединен с вторым информационным входом цифрового коммутатора и с входом одновибратора, выход которого соединен с вторым входом элемента ИЛИ, выход цифрового коммутатора соединен с вхо" дом второго элемента НЕ, выход которого является выходом блока.1571761 Составитель А.Титоведактор А. Огар . Техред М.Дидык кторС.Иевк Подписноеизобретениям и открьггиям при Г Раушская наб д. 4/5 ьский комбинат "Патент",Производственно-изд Заказ 1521 Тираж 671 ВНИИПИ Государственного комитета п 113035, Москва, Ж ород, ул. Гагарина, 10