Узел заполнения тестовой информации

СОЮЗ СОВЕТСКИХ ОИАЛИСТИЧЕСКИХ СПУБЛИН(51) 5 С 06 Р 11/26 БРЕТ тен 13731Й ИНФО вычис к уст ля ло ю фо ции вносимои ово яти,На ч функциональртеже приведена узла, содержит регис егистров 2 и 3 я режима работ ная схе Узел1, первую ервый вхо торуппу зада узла, втору ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР ОПИСАНИЕ ИЗО А ВТОРСНОМУ СВИДЕТЕЛЬС(54) УЗЕЛ ЗАПОМИНАНИЯ ТЕСТОВМАЦИИ(57) Изобретение относится клительной технике, в частносройствам функционального кон Изобретение относится к вычислительной технике, а именно к устройствам Функционального контроля логических узлов,Устройства функционального контроля позволяют определить правильностьфункционирования логического узлапосредством определенных входных воздействий и анализа соответствующихвыходных реакций, Совокупность двоичных значений входного воздействия иэталона выходной реакции, соответствующей этим значениям, называетсятест-набором. Кроме тест-наборов тестовая информация включает служебныенаборы, определяющие режим работы выходного формирователя устройства длякаждого сигнального контакта соединителя печатной платы логического узла,Наборы, составляющие слова тесвой информации, могут иметь переменное число разрядов в зависимости от гических узлов. Такие устройства позволяют определить правильность функционирования логического узла п средством определенных входных воздействий и анализа соответствующих выходных реакций. Цель изобретения - сокращение тестовой информации, вносимой в узел памяти. В узел запоминания тестовой информации, имеющий три блока памяти и первую группу регистров, дополнительно введены четвертый и пятый блоки памяти, вторая группа регистров, регистр, группа .элементов ИСКЛЮЧА 10 ЯЕЕ ИЛИ, дешифратор и элемент И, 1 ил,числа. сигнальных контактов в соединителе печатной платы конкретного логического узла, подлежащего контролМаксимальное число разрядов равномаксимальному числу используемых сигнальных контактов,В процессе контроля наборы тесто-вой информации временно ипи постоянно хранятся в блоке запоминания, который размещается между блоком сопряжения устройства для Функциональногоконтроля с управляющей ЭВМ и блокомформирования входных и анализа выходных сигналов контролируемого узла,Цель изобретения - сокращение тес 1548788группу регистров 5, выходы 6 узла,третий блок 7 памяти, первый 8, второй 9 и пятый 10 блоки памяти, вторую группу инФормационных входов 11узла, адресных входов 12 узла, вход513 записи, четвертый блок 4 памяти,выход 15 признака смены тестового слова четвертого блока памяти, элементИ 16, выход 17 признака тестового, слова узла, второй вход 8 задания режима работы дешифратор 19 первую группу информационных входов 20 узла, выходы 21 поня ацреса четвертого блокапамяти, группу выходов 22-24 четвер 5того блока памяти и группу элементовИСКЛЮЧАОЩЕЕ ИЛИ 25. фВ регистре 1 временно запоминается тест-набор, В регистре 2 временнозапоминается служебный набор, задающий входные и выходные контакты соединителя проверяемого узла на данныйшаг тестирования, В регистре 2 временно запоминается служебный набор, задающий выходные контакты, подлежащиеконтролю в данном шаге тестированияРегистр 3 часто называют регистроммаски выходных контактов,В группе регистров 5 помещаетсяслужебная информация, которая не иэ 30меняется в течение всей тестовой программы, и может храниться служебныйнабор, задающий тип логики контакта,отрицательный (ЭСЛ) или положительный(ТТЛ). Один регистр из этой группыможет определять, нужно ли подключать 35к контакту резистор нагрузки. Несколько регистров 5 из группы могут использоваться для задания конкретного импульса из программно-заданной временной диаграммы, который подается наданный контакт.Один реестр можетуправлять подключением к заданнымконтактам цепей с аналоговыми измерителями и тп,45 Количество регистров определяется характеристиками узла-тестера, Блоки 7 и 14 памяти имеют одинаковое число слов, но различную разрядность. Слово блока 14 памяти несет информацию служебного характера о наборе, находящемся в блоке 7 памяти по тому же адресу. Если с выхода 15 считывается "1" это означает,что синхронно из памяти 7 считывается служебный набор, который направляется в один из блоков 8- 10 памяти или один из регистров 5 группы. Блок 14 памяти может иметь разрядность, равнук" 16 или 32, в то времякак блок 7 памяти должен иметь разряд.ность от 96 до 256 и более (в соответствии с числом контактов контролируемого логического узла), Блоки 7-10памяти имеют одинаковую разрядность,но разную емкость по числу слов, Блокпамяти 8 имеет небольшую емкость, которая зависит от максимального числадвунаправленных шин у контролируемыхузлов и должна вмещать не менее (2 +Ф+1) слов, где а - максимальное числодвунаправленных шин, которое можетбыть у контролируемого узла,Блок 9 памяти имеет емкость, непревышающую емкость блока 7 памяти,и, главное, что согласно данному решению содержимое блока 9 памяти можетбыть обновлено на любом этапе тести-,рования, и он может иметь существенно меньшую емкость, чем емкость блока 7 памяти, Это можно пояснить тем,что отношение количества тест-наборовк наборам-маскам выходов в любой тестпрограмме больше единицы, Это соотношение зависит от методики построения (синтеза) контролирующих тестови изменяется в широких пределах,Блок 10 памяти, запоминает служебные наборы, которые задают номера техвходных контактов проверяемого логического узла, содержание которых недолжно меняться в данном шаге контроля по сравнению с предыдущим шагом,По аналогии можно эти наборы назватьмаской входных контактов,Наличие блока 1 О памяти дает возможность использовать блок сопряженияузла с ЭВМ в случае, если часть контактов контролируемого узла не используется и т,п, Это позволяет уменьшитьдлину тест-программы. Для храненияслужебного набора, определяющего узеллогики, в узел вводится И- элементовИСКЛЮЧАЮЩЕЕ ИЛИ 25, входы которых соединены с выходами блока 7 памяти игруппы регистра 5, а выход - с 0-входом данных регистра 1,Узел работает следующим образом .На первой фазе заносится синхронно информация в блоки 7 и 14 памяти,При этом строб-сигналы на шины 4 и 18не поступают, Уровень "0" на шине 18узла обеспечивает благодаря элементуИ 16 уровень "1" на входах записи блока 8-О памяти и уровень "0" на С-входе дешифратора 19, Это означает, что"Чтение", дешифратор заперт (на выходах нули),Осуществляется запись в блоки 7 и14 памяти с входа 3, Затем адрес5увеличивается на "1" и т,д, до полного или частичного заполнения блоков7 и 14 памяти.Вторая фаза работы - это перезапись служебных наборов из блока 7 памяти в блоки 8-10 памяти и регистры5 группы. Ячейки блоков 8-10 памятис нулевым адресом для информации не используются, В этой фазе на входы 4 и 18поступают строб-импульсы, а на шине 13устанавливается уровень "1", означающий режим "Чтение". Кроме того, приперезаписи служабных наборов с выхода15 блока 14 памяти считываются единицы - признак, из блока 7 памяти считывается служебный набор,Вначале на адресных входах 12 устанавливаются нули, Через определенноевремя, равное времени выборки памяти, 25на выходах блоков 7 и 14 памяти устанавливается информация, а на выходаходной группы 21-24 - двоичное значениеадреса, равное "1", например, на выходах 22, Уровень "1" считывается также и с выхода 15, Затем по шине 18поступает строб-импульс,Запись, по которой выходными сигналами элемента 16 стробируется дешифратор 19, и сигнал проходят на неза. 35действованный илевой выход, так какна входе дешифратора установлены всенули, При этом ни наодин из регистров5 группы не поступит импульс записи,Импульс с прямого выхода элемента И 4016 записывает набор с выхода блока 7памяти в нулевые ячейки блоков 9 и10 .памяти и в первую ячейку блоков8 памяти. Далее адрес на адресныхвходах 12 возрастает на 1а на 45выходах 22 считывается двойка, Происходит запись второго служебногонабора по второму адресу блока 8 иопять по нулевым адресам блоков 9 и10. 50Когда вся нужная информация записывается в блок 8, начинается записьв другую память, например в блок. 9или 10, которая выполняется по томуже алгоритму, но на выходах 22 будутсчитываться нули, адреса - на выходах23 или 24 блока 14 памяти, Если записы.вается информация в регистры 5 группы, то на выходах 21 блока 14 памяти 88 6считывается информация, отличная от нуля, а на выходах 22-24 - нулевая,Третья фаза работы отличается тем, что считываются тест-наборы и на выходе 15 памяти считываются нули, Дешифратор 19 не стробируется, а все блоки работают в режиме считывания. При изменении адреса на шине 12 информация появляется на выходах блоков 7-10 памяти.Вначале рассмотрим случай, когда группы элементов 25 нет.После появления данных на выходах блоков поступает строб-импульс по шине 4 и по С-входам записываются в регистры 2 и 3 данные с выхода блоков 8 и 9. Группа элементов 25 дает возможность составителю теста пользоваться математическими понятиями двоичных"1" и "0" для различных типов логики,Если контролируемый контакт связанс элементами положительной логики,в соответствующем разряде регистра 5из группы должен быть записан "0",В этом случае значение, считываемоес соответствующего разряда блока 7,записывается в регистр 1 без инвертирования (для отрицательной логики в ре.гистр будет записываться инвертированная информация).Если адреса блоков 7 и 14 в каждомшаге увеличиваются на единицу, то адреса блоков 8-10 устанавливаются про 1 извольно по информации, считываемойс выходов 22-24 блоков 4, Уровень"0" на выходе 17 указывает, что информация регистров 1, 2, 3 и 5 должна использоваться для тестирования.Тест-наборы и служебные наборы могутсчитываться и попеременно,Из работы блока видно, что всятест-программа может записыватьсяв блоки 7 и 4 методом записи в магазинную память. Достаточно в управляющую память задать начальный адрес тестовой программы и количество словпри заданном формате наборов. Это перваяпричина экономии тест-информации (нетребуется хранить и передавать адреса),Кроме .того, вместо записи многоразрядных служебных наборов для блоков8 - 10 задаются их адреса одним ипидвумя словами с разрядностью ЭВМ. При.чина сокращения тестовой информациивытекает из того, что разновидноетейслужебных наборов гораздо меньше ихколичества в.тест-программе, КаждыйГест-набор для данного узла снабжается служебным словом, несущим информацию о служебных наборах, которыедолжны синхронно использоваться сданным, тест-набором. Это существенно5Облегчает составление, отладку , икорректировку тестов,Дополнительные функциональные возможности появляются при введении па О,мяти маски входных контактов, напримерузел может последовательно приниматьранимые тестовые наборы из ЭВМ, аатем принимать тестовые последовательНости р задаваемые алгоритмическим геНератором тестов на определенные заранее контакты контролируемого узлабез изменения информации на другихконтактах этого узла,20формула из об ре тенияУзел запоминания тестовой информации, содержащий три блока памяти, первую группу регистров, причем выходы регистров первой группы являются первой группой выходов узла, синхровходы регистров первой группы соединены с первым входом задания режима рабо - ты узла, группа выходов первого и второго блоков памяти соединена с.первой и второй группами информационных входов регистров первой группы, адресные входы и вход записи третьего блока памяти соединены с адресными входами и входом записи узла соответственно, группа информации входов тре 35 тьего блока памяти соединена с первой группой. информационных входов, о т л и ч а ю щ и й с я тем, что, с целью сокращения объема тестовой ин 40 формации, вносимой в узел, в него дополнительно введены четвертый и пятый блоки памяти, вторая группа регистров, регистр, группа элементов ИСКПОЧАЮЩЕЕ ИЛИ, дешифратор и элемент И причем вторая группа информационных входов узла соединена с группой информационных входов четвертого блока памяти,выход признака смены тестового словакоторого соединен с первым входомэлемента И и с выходом признака сменытестового слова узла, второй входэлемента И соединен с вторым входомзадания режима работы узла, прямойвыход элемента И соединен с входомсинхронизации дешифратора, выходы которого соединены с входами синхронизации регистров второй группы и являются выходами поля адреса узла, выходы третьего блока памяти соединеныс информационными входами регистроввторой группы, с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы и с информационными входами первого, второго и пятого блоков памяти, выход пятого блока памяти соединен с входом разрешения регистра, вход синхронизациии информационные входы которого соединены с первым входом задания режимаработы узла и с выходами элементовИСКЛЮЧАЮЩЕЕ ИЛИ группы соответственно, выходы первой группы регистроввторой группы соединены с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и являются выходами поля тест-набора узла,группа выходов поля типа логики которого соединена с второй группой выходов регистров второй группы, выходырегистра соединены с выходами поляпризнака эталона узла, выходы поляпризнаков входов ( выходов ) узла, пе рвая, вторая, третья и четвертая группы выходов четвертого блока памятисоединены с информационными входамидешифратора, и с адресными входамипервого, второго и пятого блоков памяти соответственно, инверсный выходэлемента И соединен с входами записипервого, второго и пятого блоков памяти, вход записи узласоединен свходом записи четвертого блока памяти, группа адресных и группа информа -ционных входов которого соединены сгруппами адресных и информационныхвыходов узла,, Мусуа Заказ 142ВНИИПИ Госуд но ГКНТ СССР ням и открытиямя каб., д. 4/5 ственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина,Про вр В 3 е ю в вее в е е в Вв В рЛФ тираж 564венного комитета по изобрет113035, Москва, Ж, Раушс