Устройство для цикловой синхронизации и декодирования информации

(51) 5 Н 03 М 13/02 Н ДЕТЕЛЬСТВ пульсов стро 3 ил ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ ИЗО(56) Авторское свидетельство СССР У 924888кл. Н 03 М 13/02, 1979.Авторское свидетельство СССР И 1213493, кл, С 08 С 19/28, 1984(54) УСТРОЙСТВО ДЛЯ ЦИИЮВОИ СИНХРОНИЗАЦИИ И ДЕКО 1 ЯРОВАНИЯ ИНФОРМАЦИИ (57) Изобретение относится к электросвязи и может использоваться для приема инФормации, кодированной сверточным перФорированным кодом. Устройство осуществляет цикловую микронизацию по показателям счетчика 8 ошибок, которые резко возраста ют нри нарушении Фазирования. В изобретении используется одноканаль ная схема обработки символов, позво ляющая упростить устройство и повыс его надежность. Устройство содержит ключи 1, 7делитель 2 частоты регистры 3, 4 сдвига, блок 5 обнаружения ошибок, .ариФметический блок 6, счетчик 8 импульсов, порого вык блок 9, Формирователи 10, 11бов и Формирователь 12 имИзобретение относится к электросвязи и может использоваться для приема информации, кодированной сверточным перфорированным кодом.Целью изобретения является упрощение устройства,На Фиг. представлена Функциональная схема устройства; на Фиг.2 -Функциональная схема блока обнаружения ошибок; на фиг.З - Функциональная схема арифметическопо блока,Устройство содержит (Фиг 1) пер,вый ключ 1, делитель 2 частоты, второй 3 и первый 4 регистры. сдвига, 5блок 5 обнаружения ошибок, арифмети"ческий блок 6, второй ключ 7, счет- .чик 8 импульсов, пороговыи блок 9,первый 10 и второй 1 формирователистробов и Формирователь 12 импульсов.Блок 5 обнаружения ошибок содержит (Фиг.2) сумматоры 3-21 по моду-.лю два,Арифметический блок 6 содержит 25(фиг,3) сумматоры 22-35 по модулюдва и элемент 36 задержки.Устройство работает следующимобразом.На информационный вход регистра 303 поступает входной сигнал, представляющий последовательность двоичныхкодовых символов, которые непрерывно записываются в него символьнойчастотой Р , подаваемоч на тактовыйвход регистра 3. Сигналы выходов иразрядов регистра 3 параллельно за"писываются в первые и разрядов регистра 4 тактовой частотой Р (Р == Р /и), поступающей с первого вы Пхода делителя 2 частоты, и наборыпо и символов непрерывно продвигаются по регистру 4, Дпя кодовой скорости К = ш/и за период тактовой частоты происходит одновременный сдвигв регистре 4 по и кодовых символов,которые соответствуют ш информационным символам. Делитель 2 частоты имеет два выхода; первый с коэффициентомделения и дает тактовую частоту Ргвторой с коэффициентом деления иц 128дает интервалы счета ошибок.Сигналы с выходов регистра 4 поступают на соответствующие входы блока5 обнаружения ошибок и арифметическо,55го блока 6. Блок 5 служит для обнаружения ошибок при неправильной Фазетактовой частоты. Блок 6 осуществляетдекодирование принимаемьс( кодовых символов для получения исходных инФормационных символов.Используя оператор задержки П, генераторные полиномы кодера К=6,К =1/2 на передающей стороне записываются в виде(П) 1 Пф ПЮПП;С 2(П) = 10 ПЭП.Генераторы С( и С 2 формируют соответственно кодовые символы С, и С Перфорированному сверточному коду с кодовой скоростью КЗ/4 соответствует выходная комбинация кодовых сим 1 1 1( 1 ФЙ волов С , С , С , С2, ( 2верхний индекс указывает текущий номер информационного символа, которому соответствует данный кодовый символ.В декодировании .участвуют выходные сигналы Б - Я(у; - порядковый номер разряда) регистра 4, которые поступают на соОтветствующие входы блока 6 (Фиг.З), Все задержки кодовых символов С, и С для блока 6 отсчитываются от символа СЭ которому в регистре 4 соответствует сигнал с выхода разряда,713. В четверке, символов С С С С1+29Э 1 Р символ С, по времени появляется самым последним, Символы С и С( имеют одинаковую задержку относительно С равную П . Поэтому С (П) снимается с выхода 713 П С (П)2с выхода 714, а П С, (П) - с выхода 716, П С (П) - с выхода 715, аПС (П) - с выхода 719 и т.д.Получение исходных инФормационных символов при декодировании перфорированного сверточного кода с кодовой скоростью К = ш/и осуществляется в блоке 6 путем суммирования по модулю два определенных кодовых символов. Вычисление сумм по модулю два в блоке 6 выполняется циклически: на каждые и входных кодовых символов вычисляется ш выходных информационных,символов При кодовой скорости К 3/4 на каждые четыре входных кодовых символа, ,поступающих в первые четыре разряда регистра 4 ( С С " С С,(ф,), блок 6 выдает три информационных символа (, П;,), которые определяются из следующих соотноше.- нийаП, (П) = (П В П) С(П) В п С (П) Е 81 (П);, Ц (П)-(ПВПЪУВПпП"ЮП") С (П) Е ПхС (О);П,(0)-С,(0)8.р (О);Ядр (0)Б (О) Ю 0 П (О) 9 (09090С,(0) О+ 0 С (О),где 0 - оператор задержки;Я - промежуточный результатвычислений.Выполняя указанные операции суммирования по модулю два в блоке 6, получают для кодовой скорости К"3/4 на выходе сумматора 32 исходные значения информационных символов 0; на выходе сумматора 30 - значения символов У;, , на выходе сумматора 35 - значения символов У . Выход15сумматора 34 дает промежуточный результат Я , используемый для определения символов Б, и П;+рДекодирование требует определенного порядка следования кодовых символов по регистру 4. Необходимую установку Фазы тактовой частоты Рт выполняет узловая синхронизации, которая сдвигает фазу Рт так, чтобы она соответствовала расстановке кодовых символов на выходе кодирующегоустройства, Сдвиг фазы Г на один кодовый символ происходи за счет пропуска одного периода символьной частоты Р на входе. делителя 2, Признаком правильной установки Фазы Рт служат показания счетчика 8 ошибки, не превышающие величины порога, В случае любой неправильной Фазы Р . эти показания резко возрастают.Контроль за фазой тактовой частоты Р осуществляется по наличию единиц (ошибок) на выходе блока 5 (фиг.2). Для обнаружения ошибок используется условие равенства нулю комбинации кодовых символов, находящихся в регистре 4, т.е. суммы сигналов по модулю два;893 Ъ ЧБ8 Ф8988 м ф 8 яфЪн Ея,аи, - О.Это условие выполняется при наличии правильной фазы Г и отсуттствии ошибок во входном сигнале. Сигнал П берется с блока бчтобы исключить повторное суммирование сигналов с второй половины регистра 4.Появление во входном сигнале редких случайных ошибок не вызывает ложного сдвига Р , поскольку в этом случае значение счетчика 8 ошибок не превышает величины порога, 40В конце каждого интервала счетаФормирователь 12 импульсов запускается от Фронта счетной сетки Р ,получаемой на втором выходе делителя 45 2 частоты, и генерирует импульсыеопроса и сброса, Импульс опроса Опрашивает состояние порогового блока 9, который содержит стробируемый выход. Поэтому выход порогового блока 9 подключается к входам формирователей 10 и 11 стробов только во время импульса опроса, Это позволяет привязать сдвиг фазы тактовой сетки Г к концу интервала счета, 55 Импульс сброса для обнуления счетчика 8 появляется на выходе формирователя 12 с некоторой задержкой во времени относительно импульса опроса, чтобы в случае превышения порога 10 5 20 25 30 35 Ошибки (единицы) с выхода блока 5 через ключ 7 поступают на счетчик 8. Результат счета сравнивается с порогом, Если порог превышен то на формирователи 10 и 11 стробов поступает сигнал превышения порога, Строб ,с выхода формирователя 1 О закрываетключ 1 на период символьной частотыГ , что вызывает сдвиг фазы тактовойчастоты Р на входе регистра 4 наодин кодовый символ относительновходного сигнала. Строб с выходаФормирователя 11 закрывает ключ 7 напериодов тактовой частоты Р(1 ) числу периодов Г , котороетребуется для прохождения набора изи кодовых символов по всему регистру 4). За это время ошибочно записанные кодовые символы удалены изрегистра 4 и не участвуют в подсчете ошибок в следующем цикле. Затемследует обнуление счетчика 8 ицикл работы устройства повторяется,но уже с другой расстановкой кодовыхсимволов в регистре 4,Подсчет ошибок (единиц) ведетсяциклически счетчиком 8 со сбросомна интервале Т=128 периодов тактовой сетки Гт (Г ц = Р /128). Принеобходимости интервал счета можетбыть увеличен или уменьшен изменением коэффициента деления делителя2 частоты. Перед началом счета вочередном цикле счетчик 8 обнуляетсяи счет. ошибок в каждом цикле начинается с нуля, Циклы счета повторяютсянепрерывно, независимо от состоянияузловой синхронизации.Формирователи 10 и 11 стробов успелиначать работу до обнуления счетчи".ка 8.Таким образом, сдвиг Фазы Е мо 5жет произойти только в конце интервала счета и при этом обязательно выполняется обнуление счетчика 8Сдвиг Фазы тактовой частоты У,т,продолжается до тех пор, пока небудет установлена правильная Фаза.Когда это положение будет достигнуто,устройство будет продолжать работать,циклически, выдавая на выход на каждом периоде а актовой частоты Р пош информационных символов.Изобретение позволяет повыситьнадежность устройства по сравнениюс прототипом за счет одноканальнойсхемы обработки кодовых символов при щдекодировании вместо двухканальной,а также эа счет уменьшения числасвязей и блоков устройства. Формула изобретения 25Устройство для цикловой синхронизации и декодирования информации,содержащее регистры первые выходыпервого регистра соединены с одноименными входами арифметического блока, блок обнаружения ошибок, ключи исчетчик, о т.л и ч а ю щ е е с. я тем,чтор с целью упрощения устройствав него введены делитель частоты,,пороговый блок, Формирователи стро 35бов и Формирователь импульсов, информационный вход второго регистра яв"ляется информационным входом устройства, тактовый вход второго регистра объединен с инФормационным входомпервого ключа и является тактовымвходом устройства, выхоцы второгорегистра соединены с одноименнымиинформационными входами первого ре-гистра, вторые выходы которого ипервый выход арифметического блокасоединены соответственно с одноимен- .ными первыми и вторыми входами блока обнаружения ошибок, выход которого соединен с информационным входомвторого ключа выход которого соединен со счетным входом счетчика, выходсчетчика соединен с информационнымвходом порогового блока, выход которого соединен непосредственно с входом первого Формирователя стробов ичерез второй Формирователь стробовс управляющим входом второго ключа,выход первого формирователя стробовсоединен с управляющим входом первого ключа, выход которого соединен свходом делителя частоты, первый ивторой выходы которого соединены соответственно с тактовым входом первого регистра и входом формирователяимпульсов, первый и второй выходы которого соединены соответственно сустановочным входом счетчика и управляющим входом порогового блока, вторые выходы ариФметического блокаявляются выходами устройства.154785 Ъ ЬРО Я Ц 1 88%У 0 Ь й 13 и Составитель М.Никуленков ехред М.Ходанич Корректор Т.Малец Редактор ОьГолова 658 дписное енно-издательский комбинат. "Патент", г. Уагород, ул. Гага Произво аз 290 БИИПИ Госудтвенного к 113 О 35, Мо тета по изобретениям и отва, Ж, Раушская наб.,ытиям при 4/5