Устройство для приема и обработки избыточных сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 6011937 и 046 08 С 19/2 ОПИСАНИЕ ИЗОБРЕТЕНИ аторов. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) (57) УСТРОЙСТВО ДЛЯ ПРИЕМА ИОБРАБОТКИ ИЗБЫТОЧНЫХ СИГНАЛОВ,содержащее приемник, вход которого является входом устройства, выход приемникасоединен с входом первого пороговогоблока и первыми входами вычитателя ипервого блока памяти, выход которого соединен с входом первого блока регистров,вторым входом вычитателя и первым входом декодера, выход которого соединен спервым входом второго блока регистров ипервым входом первого ключавыход которого соединен с первым входом регистра,первый выход которого соединен с первымвходом блока оценки качества решения,выход которого соединен через второй пороговый блок с первым входом второгоключа, вторые выходы регистра соединены с соответствующими входами формирователя импульсов, первый выход которогосоединен с вторым входом первого ключа,второй выход - с вторыми входами регистра и первого блока памяти, выход которого соединен с первым входом блокауправления и вторым входом блока оценкикачества решения, выходы и вторые входыблока управления подключены соответственно к вторым входам и первым выходам второго блока регистров, второй выход которого является выходом устройства, выход вычитателя соединен с входом второго блока памяти, выходы которого соединены соответственно с первым входами блока ключей и входами сумматора, выход которого под. ключен через последовательно соединенные третий пороговый блок и первый элемент задержки к второму входу второго ключа, выход которого соединен с третьим входом блока управления и вторым входом блока ключей, выходы которого соединены с соответствующими первыми входами блока усилителей, выходы и второй вход которого подключены соответственно к входам и первому выходу четвертого порогового блока, отличающееся тем, что, с целью повышения помехоустойчивости устройства, в него введены элемент И, второй элемент задержки, инверторы и дискриминаторы, каждый из которых выполнен на триггере, ключе и элементе задержки, выход триггера соединен с первым входом ключа, выход которого соединен через элемент задержки с первым входом триггера, выходы первого блока регистров соединены с первыми входами соответствующих инверторов, выходы инверторов соединены с соответствующими вторыми входами декодера, вторые выходы четвертого порогового блока соединены с соответствующими входами элемента И и вторыми входами ключей соответствующих дискриминаторов, выходы ключей дискриминаторов соединены с вторыми входами соответствующих инверторов, выход элемента И соединен через второй элемент задержки с третьим входом блока усилителей и вторыми входами триггеров дискрими 1193713Изобретение относится к электросвязи и может быть использовано в приемных устройствах систем передачи информации, использующих избыточные коды большой мощности.Целью изобретения является повышение помехоустойчивости приема избыточных сигналов, передаваемых по каналам высокого качества.На чертеже представлена структурная схема устройства.Устройство для приема и обработки избыточных сигналов содержит приемник 1 (аналоговый демодулятор), пороговый блок 2, состоящий из элемента 3 сравнения и источника 4 порогового напряжения, вычитатель 5, блок 6 и 7 буферной памяти,. блок 8 усилителей, состоящий из усилителей 9 с регулируемым коэффициентом усиления и генератора 10 линейно изменяющегося напряжения, блок 11 дискриминатооов, состоящий из дискриминаторов 12, выполненных на ключах 13, триггерах 14 и элементах 15 задержки, пороговый блок 16, состоящий пз элемента И 1 И 17, элементов 18 сравнения и источника 19 порогового напряжения, блок 20 регистров, блок 21регистров, состоящий йз регистров 22, блок 23 управления выдачей информации, состоящий из корреляторов 24 и детектора 25 максимального сигнала, декодер 26, блок 27 клюцей, состоящий из ключей 28, сумматор 29, пороговый блок 30, элемент 31 задержки, ключи 32 и 33, формирователь 34 импульсов (логицеский блок), регистр 35 сдвига, пороговый блок 36, блок 37 оценки качест. ва решения, состоягций из сумматора 38 и умножителя 39, блок 40 управляющих инверторов, состоящий из управляемых инвенторов 41, выполненных на ключах 42 и 43, элементе НЕ 44 и элементе ИЛИ 45, элемент 46 задержки и элемент И 47.Устройство работает следующим образом.На вход аналогового демодулятора 1 поступает сложный избыточный сигнал, На выходе аналогового демодулятора 1 появляется совокупность аналоговых сигналов, соответствующих элементам входного сигнала. Каждый аналоговый сигнал подается на вход элемента 3 сравнения, на другой вход которого поступает пороговое напряжение от источника 4 порогового напряжения. Если величина входного аналогового сигнала меньше величины порогового напряжения, то на выходе элемента 3 сравнения появляется сигнал О, в противном случае - сигнал 1. Таким образом, аналоговый сигнал преобразуется в двоичный сигнал.В вычитателе 5 из величины аналогового сигнала вычитают величину двоичного сигнала. В декадере 26 последовательно записывается двоичная кодовая комбинация, соответствующая посимвольному грубому решеник по входному сигналу. Декодер26 записывает в регистр 22 двоичную разрешенную кодовую комбинацию, являющуюся ближайшей к двоичйой посимвольной. В блок 20 регистров также записывается эта двоичная кодовая комбинация. В блок 7 буферной памяти записывается и хранится совокупность аналоговых сигналов, сформированных в вычитателе 5.Из блока 7 эти сигналы параллельно подаются на информационные входы закрытых в исходном положении ключей 28 и на входы многовходового сумматора 29, в котором вычисляют сумму абсолютных величин выходных сигналов блока 7. 5 10Выходной сигнал сумматора 29 подается на вход порогового блока 30, где он сравнивается с величиной порогового напряжения. Если входной сигнал блока 30 равен или больше величины порогового напряжения, то закрывающий ключ 28 блока 27 выходной сигнал блока 30 не отключается, а при налпции этого сигнала в соответствующий момент времени из блока 23 в блок 21 поступает управляющий сигнал, считывающий на выход устройства хранящуюся в нем разрешенную кодовую комбинацию (или ее информационную часть). Если входной сигнал блока 30 окажется меньше величины порогового напряжения, то сигнал запрета с выхода блока 30 отключается. При этом он снимается и с входов блока 23 и 27, вследствие чего ключи 28 блока 27 открываются и из блока 7 сигналы также подаются на усилители 9 блока 8. 15 20 25 30 35 40 45 50 55 Выходной сигнал порогового блока 30 по- лается на управляющие входы блока 28 клкхцей и блока 23 управления выдачей информации через элемент 31 задержки и открытый в исходном состоянии ключ 32. В дополнение к вышеописанному (т. е. к случаю, когда ключ 32 открыт) рассмотрим случай, когда ключ 32 закрывается. Первая разрешенная двоичная кодовая комбинация с выхода декодера 26 через открытый в исходном состоянии ключ 33 последовательно записывается в двоичный регистр 35 сдвига. После заполнения всех ячеек памяти регистра 35 на выходе логического блока 34, соединенном с блоком 6 и регистром 35, формируется сигнал считывания. Синхронно из блока 6 и регистра 35 на выходы умножителя 39 считываются соответственно первая разрешенная кодовая комбинация и аналоговый составной сигнал с избыточностью. Результаты перемножения накапливаются в сумматоре 38. По оконцании обработки входных составных сигналов на выходе блока 37 формируется сигнал, который сравнивается в блоке 36 с пороговым сигналом. Если выходной сигнал блока 37 меньше порогового, то на выходе блока 36 формируется управляющий сигнал, закрывающий клюц 32 В противном случае к чюч 32 открытПосле того как из блока 7 сигналы параллельно поданы на усилители 9, запускается генератор 10 линейно изменяющегося напряжения 10 и коэффициент усиления усилителей 9 увеличивается (его начальное значение равно 1). Выходные сгналы усилителей 9 подаются на элементы 18 сравнения, к другим входам которых подключен источник 19 порогового напряжения. Как только в каком-нибудь элементе 18 сравнения выходной сигнал усилителя 9 превысит величину порогового напряжения, срабатывает элемент ИЛИ 17 и генератор 1 О останавливается, т. е. прекращается увеличение выходного напряжения, на выхолах элементов 18 сравнения сформирована двоичная комбинация единичного веса. Единичный символ находится в том разряде, номер которого определяется наименее надежным аналоговым сигналом.С выходов блока 16 параллельная кодовая комбинация поступает на входы блока 11 дискриминаторов. Каждый двоичный символ поступает на вход соответствуюгцего дискриминатора 12. Рассмотрим прохожление церез дискриминатор 12 елиничного сигнала.Этот сигнал проходит через открытый в исходном состоянии ключ 13 на выхол дискриминатора, а также через элемент 15 залержки поступает на вход триггера 14, который изменяет свое состояние на противоположное, вследствие чего ключ 13 закрывается, и последующие сигналы с входа дискриминатора 12 на его выхол не прохолят (до тех пор, пока триггер не будет приведен в исхолное состояние).Нулевой входной сигнал лискриминатора 12 состояние ключа 13 не изменяет.Таким образом, на выходе блока 11 дискриминаторов формируется двоичная коловая комбинация единичного веса.Выходная комбинация блока 11 дискриминатора поступает на входы блока 40 управляемых инверторов, на другие входы которого с параллельных выходов блока 20 поступает двоичная кодовая комбинация - грубая посимвольная оценка входного сигнала. Сигналы эти лвоицных комбинаций подаются на управляемые инверторы 41 блока 40.Двоичный сигнал с выхода блока 11 поступает на управляющие входы ключей 42 и 43. Если этот двоичный сигнал является нулевым, то открыт ключ 42, а ключ 43 закрыт. Если сигнал является единичным, то ключ 42 закрывается на время действия сигнала, а ключ 43 открывается. При нулевом сигнале информационные сигналы с соответствующего выхода блока 20 через ключ 42 и элемент ИЛИ 45 проходят на выхол блока 40 без изменения. При единичном сигнале информационные сигналы проходят через соответствующий клюц 43, инвертируются с помощью элементы НЕ20 ница на выход соответствующего дискриминатора 2 не проходит, так как ключ13 закрыт. Вторая единица проходит на 25 30 Таким образом, осуществляется инвертирование всех символов двоичной комбинации блока 20 в порядке, определяемом надежностями аналоговых сигналов.Выходные комбинации блока 40 с помощью леколера 26 преобразуются в разре шенные комбинации, которые записываютсяв регистры блока 21.Когда все символы выхолной комбинации блока 16 будут единичными, на выхоле элемента И 47 появляется сигнал. Этот 45сигнал прохолит через элемент 46 задержки и устанавливает генератор 10 в исходное состояние, при котором коэффициенты усиления усилителей 9 равны единице, устанав 50 55 5 10 15 44 и через элемент ИЛИ 45 проходят на Выход олокд 40.Таким образом, выходная комбинация блока 40 отличается от комбинации блока 13 тем разрялом, номер которого совпалает с номером елиничного символа в выходной комбинации блока 11. Выходная комбинация блока 40 в параллельном коле поступает в декодер 26.Оформленная лсколером 26 разрешенная двоичная коловдя комбинация записывается в регистр 22, сдвигая первую разрешенную комбинацию в регистр 22 э.После этого опять запускается генератор 10 блока 8, вслелствие чего его выходное напряжение прололжает нарастать. Срабатывает второй элемент сравнения, отчего генератор 10 опять останавливается. На выходе блока 16 формируется лвоицная кодовая комбинация с двмя единичными символами. Она подается на входы блока дискриминаторов. Первая еливыхол, своего лискрнмпнатора 2, ключ 13 этого лискриминатора закрывается. Нд выходе блока 11 формируется двоичная ко довая комбинация единичного веса. Она рование всех символов двоичной комбинацию блока 20. В результате на выходе блока 40 формируется двоичная кодовая комбинация, которая отличается от комбинации блока 20 тем одним разрядом, номер которого совпадает с номером слелуюшего наименее належного символа сложного аналогового сигнала на выхоле лемолулятора 1. ливает триггеры 14 дискриминаторов 12 в состояние, при котором ключи 13 открыты.Далее летектор 25 максимального сигнала считывает из регистров 22 разрешеннье комбинации в корреляторы 24, на лругие входы которых подается комбинация аналоговых велпцин из блока 6 буферной памяти. Величины выходных сигналов корреляторов 24 соответствуют коэффициентам корреляции соответств) юших комбинаций. Эти сигналы поступают в летектор 25, в котором опрелеляется максимальный нз них.Разрешеную комбинацию, соответствующуюмаксимальному сигналу, считывают по управляющему сигналу из детектора 25 на соответствующий регистр 22. Далее все элементы памяти приводятся в исходное состояние и устройство готово к работе - обработке следующего избыточного сигнала,Предлагаемое устройство обладает более высоким технико-экономическими показателями по сравнению с известным устройством.1 ОТехническое преимущество предлагаемого устройства заключается в том, что в немформируются вектора ошибок только единичного веса и с их помощью осуществляется коррекция комбинации грубой посимвольной оценки избыточного сигнала.Положительный эффект, который можетбыть достигнут в результате использования изобретения, заключается в повышении помехоустойчивости приема избыточных 20сигналов в каналах высокого качества вследствие того, что в таких каналах наиболеевероятными ошибками являются однократные ошибки единичного веса,Рассчитаем ориентировочный выигрышвероятности правильного приема, котораяи определяет помехоустойчивость приемаизбыточных сигналов,Известное устройство исправляет ошибки различной кратности, поэтому вероятность правильного приема Рпр этого устройства пропорциональна сумме вероятностей появления вектора ошибок указанныхкратностейдддг 1.И -д)Рдрдд р(1 - р) + р (1 - р) +"+ р" = -:,р(1 - р)" ,где р - вероятность искажения элементар.ного сигнала;Н - количество элементарных сигналовв составном избыточном сигнале. 40Вероятность правильного приема предлагаемого устройства пропорциональна сумме вероятностей появления однократных векторов ошибокРдрдд, р(1 - р) ++ р(1 р 1Нр(1 р) Исключим общие члены и найдем отношениенов Рлрав Р",;, р(1 - р) -+р (1 - р)" р" ОбозначимР а1 - р тогда Пусть Р= 110, тогда1101 - 110 Пусть Р=0,5, тогда а: -- :1051 - 0,5,: (Н - 1) Пусть Р=0,8, тогда а= -40,81 - 0,8Таким образом, если исходный канал связи хорошего качества, т.е. Р(0,5, то помехоустойчивость предлагаемого устройства выше помехоустойчивости известного устройства. В каналах низкого качества Р ) 0,5, предпочтительнее использовать известное устройство, Преимущества предлагаемого устройства тем выше, чем длиннее используемый код (больше величина Н) и выше качество канала связи (меньше значение Р),. Верее10енного коетений и5, РаушскУжгород Составит Техред И Тираж 6 И Государствделам . изобр Москва, Ж - 3 П Патент, г ктор СсноеСР 4/5 тная, Редактор Н. ПушненковЗаказ 7318/54ВНИИПпо113035,Филиал ПП улгнков Коррс Подпи читета СС открытий ая наб., д ул. Прое