Устройство для демодуляции фазомодулированного сигнала

СОЮЗ СОВЕТСКИСОЦИАЛИСТ ИЧЕСНРЕСПУБЛИН 19) С 11)(51)5 Н 03 К 9/О ПИСАНИЕ ИЗОБРЕТВТОРСНОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ110 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССР Иф 350155, кл. Н 03 К 9/04, 02.11.70.Устройство преобразования сигналов, мод. 2400 КН: Техническое опи,сание и инструкция по эксплуатации.302.222.117 ТО.-М., 1984, (54) УСТРОЙСТВО ДЛЯ ДЕМОДУЛЯЦИИ ФАЗОМОДУЛИРОВАННОГО СИГНАЛА(57) Изобретение относится к импульсной технике и может быть использовано в системах обработки и преобразования информации с Фазовым ее представлением. Цель - повышение точности определения фазы и переходов между дибитами фазомодулированного сигналадостигается введением в устройствоблока 5 компараторов и блока 4 преобразования сигнала. При этом каждыйблок 1,4 преобразования сигнала содержит аналого-циФровой преобразователь 8, регистры 9, 10 и компаратор11. Кодер 3 содержит элемект 20 задержки, выходной регистр 19 и постоянное запоминающее устройство 18,а блок 5 компараторов - компараторы21-24 и 25-28, элементы ИЛИ 39, 30,элемент 31 совпаденк 1 и Формировател32 импульсов. 3 з.п.ф-лы, 2 ил.Изобретение относится к импульсной технике и может быть использовано в системах обработки и преобразования информации с Фазовым ее представ 5 лением,Целью изобретения является повышение точности опеределения Фазы ипереходов между дибитами фазомодулированного сигнала,На Фиг. 1 представлена функциональ, ная схема устройства для демодуляциифазомодулированного сигнала; нафиг. 2 - эпюры напряжений и кодовые 15комбинации в различных точках устрой ства,Устройство для демодуляции фазомо, дулированного сигнала содержит блок1 преобразования сигнала, блок 2 памяти, кодер 3, блок 4 преобразования, тель (АЦП) 8, регистры 9 и 10 и компаратор 11. Блок 4 преобразованиясигнала содержит АЦП 12, регистры 13и 14 и компаратор 15. Блок 2 памятисодержит формирователь 16 сигнала 30и регистр 17 сдвига. Кодер 3 содержитпостоянное запоминающее устройство18 (ПЗУ), выходной регистр 19 и эле, мент 20 задержки. Блок 5 компараторовсодержит компараторы 21-24 первой 35группы, компараторы 25-28 второйгруппы, элементы ИЛИ 29 и 30, элемент31 совпадений, формирователь 32 импульсов и выходную шину 3340Входная шина 6 соединена с входамиАЦП 8 и 12, а шина 7 управления - суправляющими входами АЦП 8 и 12 ирегистров 10 и 14. Выходы АЦП 8 сое"динены с входами регистра 9, выходы 45которого соединены с первыми входамикомпаратора 11 и входами регистра 10,выходы которого соединены с вторымивходами компаратора 11, выход которого соединен с входом РегистРа 17сдвига, тактовый вход которого соединен с выходом формирователя 16 импульсов, вход которого соединен свыходом компаратора 15, первые и вторые входы которого соединены соответственно с выходами регистров 13и 14, входы регистра 14 соединены свыходами регистра 13, входы которогосоединены с выходами АЦП 12,Выходы регистра 17 сцвига соединены с входами ПЗУ 18, выходы которого соединены с входами выходногорегистра 19, выходы которого соединены с выходной шиной 33, а управляющий вход - с выходом элемента 20 задержки, вход которого соединен суправляющим входом ПЗУ 18 и выходомформирователя 32 импульсов, вход которого соединен с выходом элемента31 совпадений, входы которого соединены с выходами элементов ИЛИ 29и 30, Входы элемента ИЛИ 29 соединены с выходами компаратооов 21-24первой группы первые входы которыхсоединены с первой половиной выходов регистра 17 сдвига, а вторыевходы - с шиной опорных кодов и вторыми входами компараторов 25-28второй группы, первые входы которыхсоединены с второй половиной выходоврегистра 17 сдвига, а выходы - свходами элемента ИЛИ 30.На фиг, 2 представлены эпюра 6напряжения входного сигнала устройства, результирующая кривая 34 выходного сигнала блока 1, двенадцатиразрядный код 35 на выходе блока 2,цифровой код 36 на адресных входахПЗУ 18 и соответствующие ему значения дибитов на выходной шине 33(фиг,2 в), результирующая кривая 37выходного сигнала компаратора 15,тактовые импульсы 38 управления регистром 17 сдвига, первые шесть разрядов 39 и вторые шесть разрядов 40двенадцатиразрядного кода с выходарегистра 17 (фиг.2 б), а также импульсы 41 управления кодером 3,Устройство для демодуляции фазомодулированного сигнала работает сле"дующим образом.1Входной сигнал по информационной шине 6 (фиг,2 а, эпюра 6, сплошная линия) подается одновременно на блоки 1 и 4 преобразований, которые выполнены по одинаковой схеме и работают одинаково, с той лишь разницей, что АЦП 8 блока 1 работает в режиме однополярного сигнала, а АЦП 12 блока 4- в режиме двухполярного сигнала. При поступлении управляющего сигнала с шины 7 управления на управляющие входы АЦП 8 и 12 производится их запуск. Одновременно по управляющим входам в регистрах 10 и 14 производится запись кодов с выходов регист.15382 ров 9 и 13 соответственно, По окончании процесса преобразования в АЦП 8 и 12 информация с выхода АЦП 8 (и аналогично с АЦП 12) по сигналу готовно 1 сти от АЦП 8 (аналогично от АЦП 12) заносится в регистр 9 (в регистр 13). Таким образом на выходах регистров 9 и 10 (и соответственно на выходах регистров 13 и 14) устанавливаются цифровые коды двух соседних значений уровня входного сигнала, В компараторах 11 и 15 производятся сравнения этих двух кодов и по результатам сравнения на выходах образуются результирующие кривые: на выходе блока 1 преобразования кривая 34 (фиг.2 а), а на выходе блока 4 преобразования кривая 37 (Фиг.2 а). Работу блока 4 преобразования можно сравнивать с рабо той двухполупериодного выпрямителя (фиг.2 а, эпюра 6, пунктир), В результате на выходе блока 1 преобразования вырабатывается сигнал 34, соответствующий перегибам кривой входного 25 сигнала, а на выходе блока 4 преобразования - опорный сигнал 37.формирователь 16 обеспечивает селекцию импульсов 37 по длительности,формирование тактовых импульсов 38 30(фиг.2 а) по фронту и срезу от импульсов 37 и работает следующим образом, формирователь узких импульсов вырабатывает короткие импульсы от фронта и среза каждого импульса 37 (фиг.2 а) . Далее инвертированные импульсы от Формирователя узких импульсов запускают одновибратор, который вырабатывает импульсы 38 с длительностью, равной половине длинных импульсов 37, причем при фазовых углах 90и 270 С одновибратор запускается только от Фронта импульсов 37 (фиг.2 а), так как длительность его выходных импульсов больше длительности короткого импульса 37 (фиг,2 а). Таким образом опорный сигнал 38 принимает указанный вид (Фиг,2 а).выхода блока 1 преобразования сигнал поступает на первый информационный вход (фиг.2 а, кривая 34), двенадцатиразрядного регистра 17 сдвига. Запись инфоомации в регистр 17 производится по срезу тактового импульса 38, поступающего с Формиро вателя 16, в результате чего на выходе регистра 17 Формируется параллельный код 35 (Фиг.2 а), который представляет входную информацию по 42следовательностью импульсов 34 в виде двух шестиразрядных кодовых комбинаций 39 и 40 (Фиг,2 а), соответствующих двум соседним дибитам, причем согласно количеству Фазовых углов модуляции сигнала этих комбинаций может быть четыре (фиг,26),С выхода регистра 17 полученные кодовые комбинации поступают на входы компараторов 21 - 28 блока 5 компара- торов, причем первые шесть разрядов (код 39) поступают на первые входы первой группы компараторов, состоящей из компараторов 21-24, а вторые шасть разрядов (код 40) поступают на первые входы второй группы компараторов, состоящей иэ компараторов 25-28, На вторых входах (не показаны) первой и второй групп компараторов установлены четыре контрольные комбинации (Фиг,26), причем на каждый компаратор подано только по одной иэ них,В случае совпадения кодовой комбинации 39 или 40 с установленной контрольной на выходах одного из компараторов первой 21-24 или втсрой 25-28 групп компараторов появляется импульс сравнения кодовых комбинаций,выходов компараторов 21-24 импульс сравнения через элемент ИЛИ 29 поступает ка .первый вход элемента 31 совпадений, а с выходов компараторов 25-28 через элемент ИЛИ 30 на второй вход элемента 31 совпадений. Таким образом в момент укладки двух соседних дибитов точно в границы двенадцати разрядов на выходе элемента 31 появляется импульс совпадений, которьй через Формирователь 32 импульсов управляет работой кодера 3. Формирователь 32 импульсов вырабатывает импульсы (Фиг.2 а, эпюра 41) с длительностью, не меньшей времени выборки информации из ПЗУ 18, и выполнен с самоблокировкой от повторного запуска на время между двумя собствен ными выходными импульсами. Это необходимо для устранения сбоев при по" ступлении входного сигнала вида и 000".С выхода регистра 17 кодовые комбинации 35 поступают на первые информациснные входы ПЗУ 18 кодера 3, причем из всех двенадцати разрядов используются только пятые-восьмые раэрядь. (Фиг. 2 а, эпюра 6). Так как по два соседних разряда от каждого дибита однозначно определяют Фазовый сдвиг между дибитами, то, запрограммировав ПЗУ 18 согласно таблице (фиг.2 в), на выходе ПЗУ 18 можно получить непосредственное значение дибита. В5 таблице (Фиг,2 в) указаны адреса 36 ячеек ПЗУ 18, по которым должна быть записана выходная информация 33 о зйачении дибита, а также дополнитель Но указаны фазовые сдвиги соответст 1вующие этим дебитам.С выхода ПЗУ 18 информация в виде двухразрядного значения дибита поступает на информационный вход выходного регистра 9, запись в который проивводится по управляющему входу импульсом 41 через элемент 20 задержки, задерживающий Фронт импульса 41 на время выборки информации в ПЗУ 18, ВыхОд выходного регистра 19 соединен с В 11 ходнОЙ шинОЙ 33 еСовременные АЦП обладают большой скоростью и разрешающей способностью (порядка 0,1 мкс; 2-10 мВ), поэтому 25 применение АЦП позволит с большой точностью определить Форму модулирооанного сигнала и вследствие этого увеличить точность определения переходов в условиях реального ФИ-сигна- З 0 ла. Кроме того, представление и обработка сигнала в цифровой форме паралЛельным кодом позволяет определить Переходы между дибитами простыми комбинационными схемами, а расшифровКа кода дибитов при помощи ПЗУ позвоЛяет предельно упростить вычисление Фазы ФИ-сигнала. Ввиду того, что блок Преобразований выполнен с применением АЦП,.повышается точность и надежНость синхронизации, что в конечном счете повышает качество демодуляции фазомодулированного сигнала.Формула изобретения 451. Устройство для демодуляции фазомодулированного сигнала, содержащее первый блок преобразования сигнала, Вход которого соединен с входнойшиной, а выход через блок памяти - с Входом кодера, выход которого соединен с выходной шиной, о т л и ч а ющ е е с я тем, что, с целью повышения точности Определения фазы и пере" 55 ходов между дибитами фазомодулированного сигнала, в него дополнительно введены блок компараторов и второй блок преобразования сигнала, вход которого соединен с входной шиной, управляющий вход - с управляющим входом первого блока преобразования сигнала и шиной управления, а выход - с управляющим входом блока памяти, выходы которого соединены с входами блока компараторов, выход которого соединен с управляющим входом кодера2. Устройство по п.1, о т л и ч аю щ е е с я тем, что в нем каждый блок преобразования сигнала содержит аналого-циФровой преобразователь (АЦП), первый и второЙ регистры и компаратор, причем вход АЦП соединен с входом блока преобразования сигнала, управляющий вход АЦП - с его управляющим входом, а выходы - с входами первого регистра, выходы которого соединены с входами второго регистра, управляющий вход которого соединен с управляющим входом АЦП, а выходы обоих регистров соединены с.соответствующими входами компаратора, выход которого соединен с выходом блока преобразования сигнала.3. Устройство по п.1, о т л и ч аю щ е е с я тем, что в нем кодер содержит элемент задержки, выходной регистр и постоянное запоминающее устройство, входы которого соединены с входами кодера, а выходы - с входами выходного регистра, выходы которого соединены с выходами кодера, а управляющий вход - с выходом элемента задержки, вход которого соединен с управляющим входом ПЗУ и управляющим входом кодера.4, Устройство по п.1, о т л и ч аю щ е е с я тем, что в нем блоккомпараторов содержит две группы компараторов, два элемента ИЛИ, элементсовпадений и формирователь импульсов,причем первые входы первой группыкомпараторов соединены с одной частьювходов блока компараторов, другаячасть входов которого соединена с первыми входами второй группы компараторов, вторые входы компараторовобеих групп соединены с шиной опорныхкодов, выходы компараторов первой ивторой групп соответственно через первый и второй элементы ИЛИ соединеныс входами элемента совпадений, выходкоторого через формирователь импульсов соединен с выходом блока компараторов,1538242 100 70 О 001 11 003 3 001 ОО Фиг Составитель Е.Борзоктор И.Дербак Техред Л.Сердокова ктор И.Иус Заказ 173 Тираж 642 ВНИИПИ Государственного комитета по изоб 113035, Москва, Ж, Рари ГКНТ ССС тени ская Гагарина 101 оизводственно-издательский комбинат "Патент", г.ужгород