Цифровой преобразователь координат

/54 ПИСА АВТОРСН ЕТ ТЕЛЬСТВУ 4 ющих преобраью Изобретенияасса решаемыхсти преобразодинат в прямоель содержитгистры 5-8,-12, вычитателшифратор итечислителях, осуществля зование координат. Цел является расширение кл ,зацач за счет возможно вания треугольных коор угольные; Преобразова .мультиплексоры 1-4, р сумматоры-вычитатели 13, сдвигатели 14-17, рационных переменных 19-20, входные регист 25 управления. Введен итерационных перемени сдвигателя сумматора обеспечивает возможно преобразования нового мого по принципу циф Э ил. Бюл. У 2кий электротехниВ.И,Ульянова св и С.Д,Булгакова88.8)свидетельство ССС 06 Р 7/548, 19видетельствоС 06 Р 7/548 СССР 197 0 ОБРАЗОВАТЕ(57) Изобрет сть выполнен типа, реала за цифр зуе- д1 ние относится к вь нике и может быть чисительной те вы специализирован пользован Фиг.З ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР(21) 4415268/2 (22) 23,02.88 (46) 15.01,90, (71) Ленинград кий институт и (Ленина)Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях.Целью изобретения является расширение класса решаемых задач эа счет возможности преобразования треугольных координат в прямоугольные.На фиг.1 изображена функциональная схема преобразователя; на фиг.2 - шифраторитерационных переменных, пример выполнения; на фиг,3 - блок управления, пример выполнения.Преобразователь содержит мультиплексоры 1-4 соответственно с первого по четвертый, регистры 5-8 соответственно с первого по четвертый, сумматоры-вычитатели 9-12 соответственно с первого по четвертый, вычи татель 13, сдвигатели 14-17 соответст. венно с первого по четвертый, шифратор 18 итерационных переменных, первый 19 и второй 20 сумматоры, входные регистры 21-24 соответственно с первого по четвертый, блок 25 управленияБлок управления содержит выходы 26-30 соответственно с первого по пятый, первый 31 и второй 32 входы типа вектора вращения. Мультиплексоры 1-4 с первого по четвертый и регистры 5-8 с первого по четвертый образуют входные регистры 21-24 соответственно с первого по четвертый.Шифратор итерационных переменных содержит первую 33 и вторую 34 схемы сравнения, элементы И 35-42 с первого по восьмой, третью 43 и четвертую 44 схемы сравнения, элементы ИЛИ 45- 47 с первого по третий. Блок управления содержит генератор 48 импульсов, первый элемент И 49, первый триггер 50, элементы И 51- 57 с второго по восьмой, второй триггер 58, первый элемент ИЛИ-НЕ 59,элемент 60 задержки, счетчики 61-63 с первого по третий, элементы ИЛИ 64- 66 с первого по третий, второй,элемент ИЛИ-НЕ 67,Преобразователь функционирует следующим образом.Работа преобразователя основанана реализации следующих рекуррентных соотношений:чд)ч 1+ = ч2 (ц 1 В)где ху, - координаты; 5 нОмер итерации первоговектора; ц , ч - координаты; номер итерации второго вектора; 10 В - постоянная величина, равная значению базы.,В начальном положении вектора расположены вертикально и параллельно друг другу начальные координаты пер вого вектора х = 0; у = 0; х = 0; у = К /К, начальные координаты второго ц = В; у .= 0; ц = В; ч = К /К где К, - коэффициент деформации вектора. 20+1,если(х;с.и)(у; т ч ) Л (ч )-1,если х;) и) Л (у; ч ) И= ф,1,= Л(у;0 Чх;ц) Л(у, сч )ЛЛ(у,( О) )или 25 +1, если х; ) ц ) Л Ь, ) ч) ЛЛ(ч; 0)Чх;,ц )Л (у )ч,)Л р , А(ч(0; (4) 1 - 1,если (х .ц )Л(уч )Ли (, - О). 30 По сигналу ."Пуск" в блоке управления производится установка начальных значений, а именно сигнал Пуск устанавливает второй триггер 58 в состояние "1". Сигнал с инверсного 35выхода второго триггера 58, проходя через первый элемент ИЛИ-НЕ 59 и элемент 60 задержки, Формирует на выходе первого элемента ИЛИ-НЕ 59 импульс, устанавливающий начальные значения счетчиков: 4 (и) в первом счетчике 6 1, 1 - в о втором 6 2 и третьем 6 3 счетчиках , сигнал с прямого выхода второго триггера 5 8 р азрешает прохождение сигналов через 45 первый элемент И 4 9 и з генератора 4 8 импульсов . С выхода первого эл е-. мента И 4 9 через формирователь тактовых импульсов, в ключ ающий первый триггер 5 0, второй 5 1 и третий 5 2л л элементы И, тактовые сигналы с начинают поступать на соответствующие элементы блока управления. Тактовый сигнал с проходя через третий элемент И 53 и элементы ИЛИ 65 55 и 66, формирует синхронизирующие сигналы записи во входнье,регистры 21-24 с первого по четвертый.Одновременно с сигналомПускнаинформационные входы преобразователя1536375 подаются соответствующие начальныезначениях 0 у К /К ц В ч В/КВ преобразователе реализованысоотношения, соответствующие двухкратным поворотам каждого вектора наодин и тот же по модулю угол. Равенство углов поворота соответствуетравенству констант сдвига, формируемых счетчиками 62 и 63, выходы разрядов, начиная с второго которого,обеспечивают равенство констант сдвига для каждой нечетной и последующейчетной итерации. Общее число итераций равно 4 (п), где и - разрядность операндов.Координаты х , у , ц , ч из входных регистров 21-24 поступают на входы шифратора 18 итерационных переменных, (где реализуются выражения (3)и (4, сигнал на выходе направления.вращения которого подается на входыоперации сумматоров-вычитателей 912По сигналу на входе блока 31 управления и тактовому сигналувблоке управления производится вычитание 1 в первом счетчике 61 и прибавл ение " 1 " в третьем счетчике 6 3 .С выхода счетчика 6 3 сформированнаяконстанта сдвига передается на управляющие входы сд ви гат елей 1 4 и 1 5 .На сумма торах-вычитателях 9 и 1 0реализуется выражение ( 1 ) , Результатс выхода сумматоро в-вычита телей 9 и1 0 записывается во входные регистры2 1 и 2 2 .Содержимое входных регистров23 и 24 н е изменяется ,Аналогично в случае формирования на выходе шифратора 18 итерационных переменных управляющего сигнала на выходе 32 производится вычисление новых координат ц ч+ а именно по сигналу выхода 32 и тактовому сигналу , в блоке управления производиться вычитание "1" в первом счетчике 61 и прибавление "1" во втором счетчике 62. С выхода второго счетчика 62 сформированная константа сдвига, передается на управляющие входы сдвигателей 17 и 16, на которых реализуются выражения (ц;-В) 2 , ч2 " . На сумматорах-вычитателях 11 и 12 реализуется выражение (2)Результат с выхода сумматоров-вычитателей 11 и 12 пропускается на входные регистры 23.и 24. Содержимое входных регистров 21 и 22 не изменяетсяТаким образом, на каждой итерациипроизводится вычисление новых координат одного из векторов х , усФ( ф, Ф 5или ц , ч , . После выполнения4 (и) итераций в блоке управлениясодержимое первого счетчика 61 станет равным 0", на выходе второгоэлемента ИЛИ-НЕ 67 появится сигнал,сбрасывающий второй триггер 58 в состояние О, сигнал с выхода которогозапрещает прохождение тактовых сигналов через первый элемент И 49. Крометого, сигнал с выхода второго элемента ИЛ 1-НЕ 67 является источником управляющего сигнала выхода 30, подключенного к стробирующим входам сумматоров 19 и 20. В результате выполнения сложений на выходах сумматоров 20 19 и 20 со сдвигом на один разряд всторону младших разрядов формируются значения+ ч 3х+ ц)хьых 2Вых 2У 25являющиеся результирующими прямоугольными координатами.Запись начальных и промежуточныхзначений в регистры 5-8 с первогопо четвертый, являющиеся элементамихранения соответственно входных регистров 21-24, может осуществлятьсяпо сигналу с выхода элемента ИЛИ-НЕ59, блока управления, обеспечивающего необходимый режим работы мульти плексоров 1-4 с первого по четвертый. Ф о р м у л а изобретения Цифровой преобразователь координат, содержащий три сумматора-вычитателя, три сдвигателя, три входныхрегистра и блок управления, причемвыходы входных регистров с первогопо третий соединены с информационными входами сдвигателей с первого потретий соответственно, выходы первого и второго сдвигателей соединеныс входами первых операндов соответст-.венно первого и второго сумматороввычитателей, входы вторых операндовкоторых соединены с выходами соответственно второго и первого входныхрегистров, выход третьего входного 55регистра соединен с входом первогооперанда третьего сумматора-вычитателя, выходы первого, второго и третьего сумматоров-вычитателей соединены с информационными входами соот 1536375Ветственно второго, первого и третьеГо входных регистров, первый выходблока управления соединен с синхронизирующими входами первого и второго входных регистров, второй выходблока управления соединен с синхроНизирующим входом третьего входногорегистра, третий выход блока управлевия соединен с управляющими входамипервого и второго сдвигателей, четвертый выход блока управления соедиНен с управляющим входом третьегордвигателя, о т л и ч а ю щ и й с ятем, что, с целью расширения классарешаемых задач за счет возможностипреобразования треугольных координатв прямоугольные, в него дополнительНо введены шифратор итерационных переменных, вычитатель и два сумматора,четвертый входной регистр, четвертый сдвигатель и четвертый сумматорвычитатель, причем выход четвертоговходного регистра соединен с входомуменьшаемго вычитателя, вход вычитаемого кбторого соединен с входоМконстанты преобразователя, выход вычитателя соединен с информационнымвходом четвертого сдвигателя, выходычетвертого и третьего сдвигателей со,единены соответственно с входом второго операнда третьего сумматора-.вычитателя и входом первого операндачетвертого сумматора-вычитателя выход которого соединен с информационным входом четвертого входного регистра, выход которого соединен свходом второго операнда четвертогосумматора-вычитателя, выходы входных 5регистров с первого по четвертый соединены с входами соответственно спервого по четвертый шифратора итерационных переменных, выход управления вращением которого соединен свходами операции сумматоров-вычитателей соответственно с первого почетвертый, первый и второй выходыномера вектора вращения соединены содноименными первым и вторым входамиблока управления, выходы первого итретьего сумма. торов-вычитателей соединены с входами соответственнопервого и второго слагаемых первого сумматора, выходы второго и четвертого сумматоров-вычитателей соединены с входами соответственно первого и второго слагаемых второго сумматора, выходы первого и второго сумматоров со единены со сдвигом на один разряд всторону младших разрядов с выходом соответственно ординаты и абсциссы преобразователя; второй и четвертый выходы блока управления соединены соответственно с синхронизирующим входом четвертого входного регистра и управляющим входом четвертого сдвигателя, пятый выход блока управления соединен со стробирующими входами первого и второго сумматоров.1536375 Составитель С.Куликовдактор Е.Копча ТехредМ.Дидык Корректор Т,М Производственно в издательск комбинат "Патент", г. Ужгород, ул. Гагарина, 10 аказ 109 НИИПИ Гос Тираж 550 твенного комитета по изоб 113035, Москва, Ж, Ра