Устройство для определения корреляционной функции

(56)У 12 ядеев во СССР 36, 198 СТРОЙСОННОЙзобретованнь(5 ЛЕНИЯ КОР ТВО ДПЯ ОПРФУНКЦИИение относи РЕЛЯ(57 к спе из но для наонной Функ- Целью изобе быстроляционной йства, Устники и нок корр оцес хожд оц ии ляц ции яе повышен рете дейс функ ния явл твия вы ления ощение устр ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЬГГИПРИ ГКНТ СССР средствам вычислительройство содержит управляемый усилитель 1, усилитель 2, коммутатор 3, аналого-цифровой преобразователь (АЦП) 4, цифроаналоговый преобразователь (ЦАП) 5, сумматор 6, регистр 7, блок 8 памяти, блок 9 управления, Суть изобретения заключается в том, что информационный вход ЦАП 5 связан с выходом АЦП 4, а выход управляет усилителем первого процесса сигналом, пропорциональным задержанному сигналу с выхода усилителя второго процесса, Это позволяет исключить аппаратное умножение ординат первого и второго процессов, Полученный сигнал, пропорциональный произведению а указанных величин, преобразуется АЦП и подается через сумматор на блок памяти, на выходе которого после усреднения получается оценка корреля- С ционной функции. 1 з.п. ф-лы, 2 ил,3 1501086Изобретение относится к специализированным средствам вычислительнойтехники и предназначено для нахождения оценок корреляционной функциислучайных процессов, например, с использованием датчиков, преобразующихфизические величины в электрическийсигнал,Цель изобретения - повышение бы- Остродействия и упрощение устройства.На фиг. 1 представлена структурная схема устройства; на фиг. 2структурная схема блока синхронизации. 5Устройство содержит управляемый(АЦП) 4, цифроаналоговый преобразователь (ЦАП) 5,сумматор б, регистр 207, блок 8 памяти, блок 9 управления,первый 10 и второй 1 входы, информационный выход 12, выход 13 номераординаты и выход 14 окончания вычисления ординаты,25Блок 9 управления (фиг, 2) образуют генератор 15 тактовых импульсов,триггер 16, элементы И 17 и 18, элемент ИЛИ 19, элементы И 20-22, элемент И 23, элемент ИЛИ 24, элемент 30И 25, элемент ИЛИ 26, генератор 27одиночного импульса, триггер 28,счетчик 29, элемент ИЛИ в30, элемент НЕ 3.1, триггер 32, элемент И 33,счетчики 34 и 35, элемент И 36, второй элемент НЕ 37, элемент И 38,триггер 39, а также восьмой 40, девятый 41, четвертый 42, третий 43,пятый 44, первый 45, седьмой 46, второй 47, шестой 48, десятый 49 и 40одиннадцатый 50 .выходы.Устройство работает следующим образом,На первый 10 и второй 11 входы коррелятора поступают сигналы соответственно Х(1) и У(г.), В начале цикла определения корреляционной функции коммутатор 3 подключает усилитель 2 на вход АЦП 4, число М разрядов которого зависит.от требований к точности измерения Рассмотрим случай с использованием восьмиразрядного АЦП с поразрядным преобразованием, При появлении сигнала "Пуск АЦП" на вы 55 ходе 47 блока синхронизации АЦП за 8 тактов выполняет операцию преобразования сигнала У(1) в цифровую форму, Зтот код с выхода АПП поступает на информ)ционн 1 вход ПА 1 5 и посигналу Строб ЦАП" на выходе 4 блока 9 управления заносится в ЦАП. После преобразования усилитель 1 управляется напряжением с выхода 11 АП 5,пропорциональным сигналу усилителя2, задержанным на время л) задаваемое блоком синхронизации,После переключения коммутатора 3по сигналу на выходе 46 блока 9 сигнал с усилителя 1 первого процессаФ)пропорциональный произведению ХУ(1+с), поступает на вход АЦП 4 ипосле преобразования в цифровую форму поступает на вход сумматора 6,Поскольку на инверсный управляющийвход регистра 7 с выхода 49 блока9 поступает сигнал низкого уровня"Сброс регистра", то на вход сумма -тора б поступает нулевой код и кодна выходе сумматора равен коду АЦП4. Наличие сигналов разрешения записи "Запись" и "Выбор микросхемы"соответственно на выходах 42 и 44блока 9 управления обеспечивает запись этого кода в ячейку блока 8памяти по адресу, установленному навыходе 48 блока управления, после чего значение адреса увеличивается наединицу. АЦП 4 осуществляет следующий цикл преобразования, и в следу- .ющую ячейку блока 8 памяти записывается код, пропорциональный величине Х(г,) фУ(с+2 АЙ), т,е, вторая точкакорреляционной функции, После запи-.си значений М точек в блок 8 памятицикл измерения корреляционной функции повторяется, но при этом по сигналам разрешения считывания на выходах 43 и 44 блока управлениякод,хранящийся в ячейке памяти, по текущему адресу поступает на вход регистра 7 и заносится в него по сигналу"Строб регистра" на выходе 45 блокауправления, далее он поступает навход сумматора 6 и в каждую ячейкузаписывается сумма текущего значенияи значения на предыдущем цикле изме-.рения 1-й точки корреляционной функции.1Таким образом, происходит накапливание К значений ординат корреляционной функции с целью получения усредненного значения в соответствиис формулой К )".) = -Х(с) у(+1 Ь,)1501086 6 5 10 15 20 25 30 35 40 45 50 55 Для ввода значений точек корреляционной функции на последнем циклеизмерения смена адреса сопровождаетсясигналом на одиннадцатом выходе 50блока 9 управления и, соответственно,на выходе 14 устройства,Блок 9 управления (фиг, 2) работает следующим образом.Генератор 27 одиночного импульсаустанавливает в нулевое состояниепервый 29, второй 34 и третий 35счетчики и Э-триггеры 16, 28 и 39.Третий триггер 32 устанавливается вединичное состояние. Первый элементНЕ 31 предназначен для формированиясигнала сброса счетчиков. На инверсном выходе первого элемента ИЛИ-НЕ30 появляется единичный сигнал иПускАЦП", который поступает на выход 47блока синхронизации.Первый импульс с генератора 15тактовых импульсов переводит первыйтриггер 16 в единичное состояние,разрешая прохождение тактовых импуль. сов через первый элемент И 17 и первый элемент ИЛИ 19 на вход первогосчетчика 29 с коэффициентом пересчета, равным одиннадцати, Таким образом осуществляется задержка наодин такт, необходимая для переключения коммутатора 3 коррелятора, Сигнал "Запуск АЦП" на выходе 47 блокауправления длитСя два такта, По заднему, фронту сигнала "Пуск АЦП" запускается АЦП 4 коррелятора, В течениетактов 3-8 действуют сигналы "Чтение"4на выходе второго элемента ИЛИ 24и "Выбор микросхемы" на выходе третьего элемента ИЛИ 26, которые с выхода 43 и выхода 44 блока управленияпоступают на входы разрешения записи блока 8 памяти. Однако запись содержимого ячейки памяти в регистр 7не будет осуществляться до тех пор,пока на выходе 49 блока синхронизации имеется сигнал низкого уровня,т,ечетвертый триггер 39 находитсяв нулевом состоянии.В течение тактов 3-10 происходитаналого-цифровое преобразование АЦП4, на вход которого коммутатор 3 подает сигнал усилителя 2 второго процесса (сигнал управления коммутаторана выходе 46 блока синхронизации равен нулю). Полученный на выходе АЦП4 код заносится в ЦАП 5 по сигналу"Строб ЦАП", который формируется наодиннадцатом тактовом импульсе тре-. тьим элементом И 20 и четвертым элементом И 21. Сигнал с выхода первого элемента И 23 после одиннадцатоготактового импульса устанавливает второй триггер 28 в единичное состояние,что обеспечивает прохождение тактовых импульсов на вход первого счетчика 29 без задержки через второй элемент И 18 и первый элемент ИЛИ 19,а также появление единичного сигнала .переключения коммутатора 3. Таким образом, на вход АЦЧ 4 подключаетсяусилитель 1, управляемый с выходаЦАП 5 сигналом, пропорциональным ординате второго процесса, задержаннымна требуемое время ЬФ,Следующий тактовый импульс сбрасывает выходы первого счетчика 29, чтоприводит к появлению импульса "ПускАЦП" на инверсном выходе первого элемента ИЛИ-НЕ 30 и установке третьеготриггера 32 в нулевое состояние, разрешающее прохождение импульсов через седьмой элемент И 33 на вход второго счетчика 34.Последующая серия тактовых импульсов обеспечивает аналого-цифровоегреобразование сигнала усилителя 2в описанном порядке, но вместо сигнала "Строб ЦАП" блок управления формирует на выходе пятого элемента И22 сигнал "Запись", который разрешает запись в ячейку памяти 8 блокакода с выхода сумматора 6 в, соответствии с адресом, установленным навыходе 48 блока управления, На входсумматора 6 по-прежнему не поступает информация с регистра 7, посколькусигнал Сброс регистра" имеет нулевое значение,После окончания записи в очередную ячейку блЬка 8 памяти содержимоевторого счетчика 34 увеличиваетсяна единицу, что соответствует установке адреса следующей ячейки блока8 памяти. Такая последовательностьработы повторяется до тех пор, покавторой счетчик 34 не заполнится полностью, Коэффициент пересчета этогосчетчика равен числу ячеек блока 8памяти, что соответствует числу точек вычисляемой корреляционной функции.При переполнении второго счетчика34 происходит установка второго триггера 28 в нулевое состояние,в результате чего подготавливается цикл вычисления вэаимокорреляционной функцииследующей реализации случайных процессов, поступающих на входы 10 и 11 коррелятора, Одновременно содержимое третьего счетчика 35 увеличи 5 вается на единицу, а сигнал на выходе второго элемента НЕ 37 устанавливает четвертый триггер 39 в единичное состояние, что приводит к снятию сигнала низкого уровня "Сброс регистра" 1 О с управляющего входа регистра 7. Следовательно, в каждой ячейке памяти накапливается сумма значений соответствующих точек корреляционной функции, поскольку на вход сумматора б поступает записанный в регистр 7 по сигналу "Строб регистра", формируемому на выходе шестого элемента И 25, код содержимого соответствующей ячейки памяти на (-1)-м цикле измерения, 2 О а на другой вход - текущий код с выхода АЦП 4.Третий счетчик 35 служит для подсчета количества К усредняемых измерений корреляционной функции и име-. 25 ет соответствующий коэффициент пересчета, При заполнении этого счетчика на выходе восьмого элемента И Зб появляется сигнал, разрешающий прохождение через девятый элемент И 38 сиг нала "Строб выхода", который используется для стробирования выхода результатов работы устройства на выходах 12 и 13.35Формула изобретения 1, Устройство для определения корреляционной функции, содержащее аналого-цифровой преобразователь, коммутатор, регистр, сумматор, блок памяти и блок управления, причем вход разрешения записи и выход регистра соединены соответственно с первым выходом блока управления, с первым вхо дом сумматора, второй вход которого соединен с выходом аналого-цифрово-.го преобразователя вход запуска которого соединен с вторым вьгходом блока управления, выход сумматора соЮ-. динен с информационным входом блока памяти, вход разрешения считывания, первый и второй входы разрешения записи и адресный вход которого соединены соответственно с третьего по55 шестой выходами блока управления, выход блока памяти является информационным выходом устройства, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия и упрощения, устройство содержит цифроаналоговый преобразователь, усилитель иуправляемый усилитель, причем информационный вход управляемого усилителя и вход усилителя являются соответственно первым и вторым информационными входами устройства, выходы управляемого усилителя и усилителя соединены соответственно с первым и вторым инфермационными входами коммутатора, выход и управляющий вход которого соединены соответственно с информационным входом аналого-цифрового преобразователя и седьмым выходомблока управления, восьмой, девятыйи десятый выходы которого соединенысоответственно с тактовым входом анаЛого-цифрового преобразователя, тактовым входом цифроаналогового преобразователя и входом сброса регистра,выход аналого-циФрового преобразователя соединен с информационным входом цифроаналогового преобразователя, выход которого соединен с входомзадания коэффициента усиления управляемого усилителя, выход блока памяти соединен с информационным входом регистра, шестой и одиннадцатыйвыходы блока управления являются соответственно выходом номера ординатыи выходом окончания выЧисления ординаты устройства. 2. Устройство по п, 1, о т л ич а ю щ е е с я тем, что блок управления содержит генератор тактовых импульсов, генератор одиночного импульса, восемь элементов И,три элемента ИЛИ, четыре триггера, два счетчика, два элемента НЕ, элемент ИЛИ-НЕ, причем выход генератора тактовых импульсов соединен с тактовым входом первого триггера,первыми входами первого и второго элементов И и является восьмым выходом блока, прямой выход первого триггера соединен с вторым входом первого элемента И, третий вход которого соединен с информационным входом первого триггера, первым входом третьего элемента. И и инверсным выходом второго триггера, прямой выход которого соединен с вторым входом второго элемента И, первым. входом четвертого элемента И и является седьмым выходом блока, выход первого элемента И соединен с первым входом первого20 элемента ИЛИ, второй вход и выходкоторого соединены соответственно свыходом второго элемента И и счетнымвходом первого счетчика, первый раз 5рядный выход которого соединен спервыми входами элемента ИЛИ-НЕ и .пятого и шестого элементов И, второйразрядный выход первого счетчикасоединен с вторыми входами шестого 10элемента И и элемента ИЛИ-НЕ и первыми входами второго элемента ИЛИ иседьмого элемента И, второй входвторого элемента ИЛИ соединен с третьими входами шестого элемента И и 15элемента И 11 И-НЕ и третьим разряднымвыходом первого счетчика, четвертыйразрядный выход которого соединен свторым входом пятого элемента И,тактовым входом третьего триггера,с вторым входом седьмого элемента И,первым входом восьмого элемента И ичетвертым входом элемента ИЛИ-НЕ, выход которого является вторым выходомблока, выход пятого элемента И соединен с вторыми входами третьего ичетвертого элементов И, выходы которых являются соответственно девятыми четвертым выходами блока, инверсный выход седьмого элемента И соединен с входом установки в "1" второготриггера, тактовый вход которого соединен с выходом переполнения второгосчетчика и счетным входом третьегосчетчика, выход генератора одиночного импульса соединен с входами установки в 0 первого и второго и четвертого триггеров, входом .установки 086 10н "1" третьего триггера и через перВьп элемент 1 П; с входами установки в "О" первого, второго и третьего счетчиков, выход второго элемента ИЛИ соединен с первым входом третьего элемента ИЛИ и является третьим выходом блока, выход четвертого элемента И соединен с вторым входом третьего элемента ИЛИ и является четвертым выходом блока, выходы третьего элемента ИЛИ и шестого элемента И являются соответственно пятым и первым выходами блока, информационные входы второго, третьего и четвертого триггеров соединены с шиной нулевого потенциала, инверсный выход третьего триггера соединен с вторым входом восьмого элемента И, выход которого соединен с первым входом девятого элемента И и счетным входом второго счетчика, выход которого является шестым выходом блока, первый разрядный выход третьего счетчика соединен через второй элемент НЕ с входом установки в ".1" четвертого триггера, выход которого является десятым выходом блока, разрядные выходы группы третьего счетчика соединены с соответствующими входами десятого элемента И, выход которого соединен с вторым входом девятого элемента И, выход которого является одиннадцатым выходом блока, выход переполнения третьего счетчика соединен с тактовым входом четвертого триггера, прямой выход которого является десятым выходом блока,5 Ц 86 едактор А.йга Шекмар оррект ж бб 8 Т Подпис ак тент",роизводственно-издательский комбин од, ул, Гагарина,Уж 4870/46 Государ Составител Техред М,Х венногокомитет 113035, Москва,о изобретениям и открытиям при ГКНТ С35, Раушская наб., д, 4/5