Устройство для воспроизведения функций

,.с шесовые пре ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54)(57) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИЙ, содержащее два блокапамяти, первый из которых соединен выходом с цифровым входом первого цифроаналогового преобразователя, подключенного аналоговым входом к выходу двухполярного источника опорного напряженияи к аналоговому входу второго цифроаналогового преобразователя, а выходомк аналоговому входу третьего цифроаналогового преобразова 1 еля, соединенного выходом с входом выходного.операционного усилителя и с выходомчетвертого цифроаналогового преобразователя, подключенного цифровым входом к выходу второго блока памяти,причем выход второго цифроаналоговогопреобразователя соединен с аналого-вым входом пятого цифроаналоговогопреобразователя, о т л и ч а ю щ ее с я тем, что, с целью повышенияточности аппроксимации функций, внего дополнительно введенытого по восьмой цифроаналог образователи, элементы И, ИЛИ и И-НЕ, триггеры, реверсивные регистры сдвига, счетчики, дешифраторы и генератор тактовых импульсов, соединенный выходом с первым входом первого элемента И и с первым входом первого элемента И-НЕ подключенного вторым входом к шине запуска устройства, третьим входом - к прямому выходу первого триггера, а выходом - к входу обнуления первого триггера, входу первого элемента НЕ, первому входу первого элемента ИЛИ, входам начальной установки первого и второго реверсивных регистров сдвига и первого . блока памяти и к первым входам с второго по пятый элементов ИЛИ, соединенных вторыми входами с выходами первого дешифратора, а выходами - С со стробирующими входами первого, второго, шестого и седьмого цифроаналоговых преобразователей соответст- фы венно, причем седьмой цифроаналоговый преобразователь подключен анало- а ,говым входом к выходу двухполярного р источника опорного напряжения и к аналоговому входу шестого. цифроаналогового преобразователя, а выходом - к аналоговому входу восьмого цифроаналогового преобразователя, соединенного выходом с входом выходного операционного усилителя, и с выходом пятого цифроаналогового преобразователя подключенного цифровым входом ) к выходу второго блока памяти и к цифровым входам третьего и восьмого цифроаналоговых преобразователей, а аналоговый вход четвертого цифроаналогового преобразователя соединен с выходом шестого цифроаналогового1164 преобразователя, подключенного цифровым входом к выходу первого блока .памяти и к цифровым входам второго и седьмого цифроаналоговых преобра.зователей, а стробирующие входы треть. его, четвертого, пятого и восьмого цифроаналоговых преобразователей соединены с выходами второго дешифратора, подключенного первым информационным входом к выходу старшего разряда первого реверсивного регист. ра сдвига, первому информационному входу первого дешифратора, первому адресному входу первого блока памяти и к информационному входу первого разряда первого реверсивного. регистра сдвига, соединенного выходом первого разряда с информационным входом своего старшего разряда, входом управления сдвигом - с выходом переноса первого счетчика, входом управления сдвигом вправо второго реверсивного регистра сдвига, вторым входом первого элемента ИЛИ и с первым входом шестого элемента ИЛИ, а входом управления сдвигом влево с выходом второго элемента И, вхо. дом второго элемента НЕ, счетным входом второго счетчика и с входом управления сдвигом влево второго реверсивного регистра сдвига, подключенного выходом первого разряда к информационному входу своего старше.го разряда, а выходом старшего разряда - к информационному входу своего первого разряда, вторым информационным входам первого и второго дешифраторов и к второму адресномувходу первого блока памяти, причем адресные входы второго блока памяти соединены с выходами разрядов первого и второго счетчиков, первый счетчик подключен счетным входом к выходу переноса второго счетчикаIи к второму входу шестого элемента ИЛИ, а входом обнуления - к выходу первого элемента НЕ, входу обнуления второго счетчика и к входу обнуления третьего счетчика, соединенного счетным входом с выходом шестого элемента ИЛИ, выходами разрядов - с соответствующими адресными входами первого блока памяти, а выходом переноса - со стробирукщим входом первого триггера, подключенного входом установки в " 1" к шине сброса устройства, а инверсным выходом - к второму входу первого элемента И, соединенного выходом с первым входом второго элемента И и с первым входом второго элемента И-НЕ, подключенного выходом к стробирующему входу первого дешифратора и к входу установки в 1 111 второго триггера, соединенного входом обнуления с выходом первого элемента ИЛИ, прямым выходом - с вторым входом второго элемента И, а инверсным выходом - с вторым входом второго элемента И-НЕ, причем стробирующий вход второго дешифратора подключен к выходу второго, эле.- мента НЕ .1Изобретение относится к автоматике и вычислительной технике и может найти применение для воспроизведения функций одной переменной.Известно устройство для воспроизведения функций, содержащее блок компараторов, блок памяти, коммутирующую матрицу, блоки возведения в степень, блоки умножения, источник сигнала развертки и выходной сумматор И.Недостатками устройства являются пониженная инструментальная точность 2воспроизведения функций и относительная конструктивная сложность.Известно также устройство для воспроизведения функций, содержащее генератор импульсов, делитель частоты,триггер, элементы И, элементы задержки, счетчики, блоки памяти и интеграторы 2.Недостатком данного устройства яв 10 ляется сложность технической реализации,Наиболее близким к изобретениюявляется устройство для воспроизведения функций, содержащее два блока памяти, первый иэ которых соединен выходом с цифровым входом первого цифроаналогового преобразователя, подключенного аналоговым входом .к выходу .двухполярного источника опорного напряжения и к аналоговому входу второ го цифроаналогового преобразователя, а выходом - к аналоговому входу третьего цифроаналовового преобраэо вателя, соединенного выходом с входом выходного операционного усилителя и с выходом четвертого цифроаналогового преобразователя, подключенного цифровым входом к выходу второго блокапамяти, причем выход второго цифроаналогового преобразователя соединен с аналоговым входом пятого цифроаналогового преобразователя, подключенного цифровым входом к выходу 20 младших разрядов регистра кода развертки и к цифровому входу третьего цифроаналогового преобразователя, соединенного аналоговым входом с выходом пятого цифроаналогового преобразователя, причем цифровой вход второго цифроаналогового преобразователя подключен к выходу третьего блока памяти, соединенного адресным входом с адресными входами первого и второго блоков памяти и с выходами старших разрядов регистра кода развертки, а аналоговый вход четвертого цифроаналогового преобраэонатсля подключен к выходу двухполярного источника опорного напряжения 3 .Недостатком устройства является пониженная точность воспроизведения функций, обусловленная квадратичным характером представления аппроксими 40 Рукицих функций на подинтервальных разбиениях.Цель изобретения - повышение точности аппроксимации функций,Поставленная цель достигается тем,45что в устройство для воспроизведения функций, содержащее два блокапамяти, первый из которых соединенвыходом с цифровым входом первогоцифроаналогового преобразователя, 50подключенного аналоговым входом к выходу двухполярного источника опорногонапряжения и к аналоговому входувторого цифроаналогового преобразователя, а выходом - к аналоговому 55входу третьего цифроаналогового пре-,образователя, соединенного выходомс входом выходного операционного усилителя и с выходом четвертого цифроаналогового преобразователя, подключенного цифровым входом к выходу второго блока памяти, причем выход, второго цифроаналогового преобразователя .соединен с аналоговым входом пятого цифроаналогового преобразователя, дополнительно введены с шестого по восьмой цифроаналоговые преобразователи, элементы И, ИЛИ, НЕ и И-НЕ, триггеры, реверсивные регистры сдвига, счетчики, дешифраторы и ге-. нератор тактовых импульсов, соединениный выходом с первым входом первого элемента И и первым входом первого элемента И-НЕ, подключенного вторым входом к шине запуска устройства, третьим входом - к прямому выходу первого триггера, а выходом - к входу обнуления первого триггера, входу первого элемента НЕ, первому входу первого элемента ИПИ, входом начальной установки первого и второго реверсивных регистров сдвига и первого блока памяти и к первым входам с вто рого по пятый элементов ИЛИ, соединенных вторыми входами с выходами первого дешифратора, а выходами - со стробирующими входами первого, второго, шестого и седьмого цифроаналоговых преобразователей соответственно,причем седьмой цифроаналоговый преобразователь подключен аналоговым входом к выходу двухполярного источника опорного напряжения и к аналоговому входу шестого цифроаналогового преобразователя, а выходом - к аналоговому входу. восьмого цифроаналогового преобразователя, соединенного выходом с входом выходного операционного усилителя и с выкодом пятого цифроаналогового преобразователя, подключенного цифровым входом к выходу второго блока памяти и к цифровым входам третьего и восьмогоцифроаналоговых преобразователей, а аналоговый вход четвертого цифроаналогового преобразователя соединен с выходом шестого цифроаналогового преобразователя, подключенного цифровым входом к выходу первого блока памяти и к цифровым входам второго и седьмого цифроаналогового преобразователей, а стробирующие входы третьего, четвертого, пятого и восьмого цифроаналоговых преобразователей соединены с выходами второго дешифратора, подключенного первым ин 1164745Я Я формацыонным входом к выходу старшего разряда первого реверсивного регистра сдвига, первому информационному входу первого дешифратора, первому адресному входу первого блока памяти и к информационному входу первого разряда первого реверсивного , регистра сдвига, соединенного выходом первого разряда с информацион. ным входом своего старшего разряда, входом управления сдвигом - с выходом переноса счетчика, входом управления сдвигом вправо второгореверсивного регистра сдвига, вторЫм входом первого элемента ИЛИ и с первым входом шестого элемента ИЛИ, а входом управления сдвигом влево - с выходом второго элемента И, входом второго элемента НЕ, счетным входом второго счетчика и с входом управления сдвигом влево второго реверсивного регистра сдвига, подключенного выходом первого разряда к информационному входу своего старшего раз/ряда, а выходом старшего разряда - к информационному входу своего первого разряда, вторым информационным входам первого и второго дешифрато, ров и к второму адресному входу пер. вого блока памяти, причем адресные входы второго блока памяти соединены с выходами разрядов первого и второго счетчиков,.первый счетчик подклю,чен счетным входом к выходу переноса второго счетчика и к второму входу шестого элемента ИЛИ, а входом обнуления - к выходу первого элемента НЕ, входу обнуления второго счетчика и к входу обнуления третьего счетчика, соединенного. счетным входом с выходом шестого элемента ИЛИ, выходами разрядов - с соответствующими адресными входами первого блока памяти, а выходом переноса - со стробирующим входом первого тригге. ра,.подключенного входом установки , в единицу к шине сброса устройства, а инверсным выходом - к второму входу первого элемента И, соединенного выходом с первым входом второго элемента И и с первым входом второго элемента. И-НЕ, подключенного выходом к стробирующему входу первого дешифратора и .к входу установки в "1" второго триггера, соединенного входом обнуления с выходом первого элемен-. та ИЛИ, прямым выходом - с вторым входом второго элемента И, а инверс5 10 15 26 ЗО 35 ным восходом - с вторым входом второ-го элемента И-НЕ, причем стробирующий вход второго дешифратора подключен к выходу второго элемента НЕ.На фиг, 1 изображена блок-схемаустройства; на фиг, 2 - графики, поясняющие его работу,Устройство для воспроизведенияфункций содержит первый элемент НЕ 1,первый .элемент И-НЕ 2, первый эле-мент ИЛИ 3, цвухполярный источник опорного напряжения, генератор 5 тактовых импульсов, первый триггер 6(Э-типа), второй триггер 7 (КЯ-типа).первый элемент И 8, второй элементИ-НЕ 9, второй элемент И 10, второйэлемент НЕ 11, второй элемент ИЛИ 12,а также состоит из первого и второго реверсивных регистров 13 и 14сдвига, первого, второго и третьегосчетчиков 15, 16 и 17, первого блока18 памяти (постоянного запоминающегоустройства ординат сплайна), первогои второго дешифраторов 19 и 20,второго блока 21 памяти (постоянногозапоминающего устройства. формы сплайна), третьего, четвертого, пятогои шестого элементов ИЛИ 22, 23, 24и 25, а также включает с первого повосьмой цифроаналоговый преобразователи 26-.33 и выходной операционныйусилитель 34,Устройство работает следующимобразом.1Внешнее устройство (например,ЭВМ) подает на шину сброса устройства сигнал, по которому триггер 6,.устанавливается в единичное состояние, На прямом выходе триггера 6 появляется сигнал, свидетельствующий.о готовности кработе. По этому сигналу внешнее устройство подает нашину запуска, подключенную к второму входу элемента И-НЕ 2, сигнал запуска, Сигналом с выхода элемента И-НЕ 2 устройство устанавливается в исходное состояние: триггер 7устанавливается в единичное состо".якие, триггер 6 и счетчики 15-17 обнуляются, в регистре 13 устанав ливается код "0110", в регистре 14 устанавливается код "0101"; сигнал . с выхода элемента И-НЕ 2 устанавливает на выходе всех разрядов блока памяти нули и через элементы ИЛИ 12, 24-25 стробируют запись нулевого кода в цифроаналоговые преобразователи 26, 27, 31 и 32. Выходное на745 7 1164 пряжение этих преобразователей становится равным нулю, что приводит к установке нулевого напряжения на выходе операционного усилителя 34.Сигнал с инверсного выхода триггера 6 отпирает элемент И 8 для прохождения импульсов генератора 5Первый импульс с выхода элемента И 8 установит триггер 7 в единичное состояние и одновременно запишет инфор мацию с выхода блока 18 памяти в цифроаналоговый преобразователь 26 за счет прохождения стробирующего импульса через элемент ИЛИ 12, так как на информационные входы дешифра тора 19 (стробирующего сигналом с вы. хода элемента И-НЕ 9) в этот момент подается код "00" с выходов третьих разрядов регистров 13 и 14, Таким образом, на выходе преобразователя 26 20 установится напряжение, соответствующее ординате максимума сплайна третьего порядка с номером "00",8влево на один разряд содержимое регистров 13 и 14; На выходе третьего разряда регистра 13 устанавливается логическая единица, а на выходе третьего разрмда регистра 14 - логический нуль.Третий импульс с выхода элемента НЕ 11, стробируя дешифратор 20, запишет код свыхода блока 21 памяти, соответствующий начальной точке участка (2 Ь, ЗЬ) в цифроаналоговый преобразователь 30, так как на информационных входах дешифратора 20 установлен код "10".Задний фронт третьего импульса с выхода элемента И 10 установит в счетчике 16 код "11", соответствующий участку формы сплайна (ЗЬ, 4 Ь), и сдвигает влево на один разряд содержимое регистра 13 и 14. На выходах третьих разрядов регистров 13 и 14 теперь установятся логичес-.кие сигналы 0" и "1" соответственно.Поскольку триггер 7 находится в единичном состоянии, то второй им 25 пульс с выходаэлемента И 8 через элемент И 10 и элемент НЕ 11 стробирует через дешифратор 20 запись кода с выхода блока 21 памяти в цифроаналоговый преобразователь 28, так как на выходах третьих разрядов регистров 13 и 14 еще сохраняется код "00". Задний фронт этого же импульса с выхода элемента И 10 устанавливает код "01" в счетчике 16 (этот 35 счетчик выполнен двухразрядным) и сдвигает влево на один разряд содержимое регистров 13 и 14. На выходах третьих разрядов этих регистров устанавливается единичный сигнал, 40Счетчик 16 служит для выбора одного из четырех участков (О, Ь), (Ь, 2 Ь), (2 Ь, ЗЬ) и (ЗЬ, 4 Ь) в форме сплайна (фиг. 2, где Ь - шаг аппроксимации), Так как в счетчике 16 те перь установлен код "01", то на выходе блока 2 1 памяти устанавливается код ординаты формы сплайна для начальной точки участка. Второй импульс . с выхода элемента НЕ 11, стробируя 50 дешифратор 20, запишет этот код в, цифроаналоговый преобразователь 33, так как на информационных входах дешифратора 20 установлен код "11 ф, Задний фронт импульса с выхода эле мента И 10 установит в счетчике 16 код "10", соответствующий участку формы сплайна (2 Ь, ЗЬ), и сдвинет Четвертый импульс с выхода элемента НЕ 11, стробируя дешифратор20, запишет код с выхода блока 21памяти, соответствующий начальнойточке участка (ЗЬ, 4 Ь),формы сплай-,на, в цифроаналоговый преобразователь 29,Задний фронт четвертого импульсас выхода элемента И 10 вызовет переполнение счетчика 16. Сигнал перепол.нения счетчика 16 добавит единицув счетчик 15 и переведет таким ббразом текущую ординату внутри участкаформы сплайна из нулевого в первоеположение, В результате вьппеописанных процессов на выходе операционного усилителя 34 появится напряжение, соответствующее начальной точке первого участка аппроксимации заданной функции,Следующие четыре импульса с .выходов элементов НЕ 11 и И 1 О вызовут повторение описанных процессовдля нового состояния счетчика 15и на выходе усилителя 34 появитсянапряжение, соответствующее второйточке первого участка аппроксимациизаданной функции,На выходе усилителя 34 послекаждых четырех импульсов с выходовэлементов НЕ 11 и И 10 будет появляться напряжение, соответствующееочередной точке первого участкааппроксимации заданной функции, дотех пор, пока не переполнится счет 9 11647 чик 15. В этот момент сигналы переполнения с выхода счетчиков 15 и 16 через элемент ИЛИ 25 добавят единицу в счетчик 17 (участков аппроксимации) кода, указывакицего теперь на второй участок аппроксимации заданной функции. В то же самое время сигнал переполнения счетчика 15 сдвинет вправо на один разряд содержимое регистров 13 и 14 и на выходах третьих разря дов этих регистров установятся "0" и "1" соответственно. Такой сдвиг необходим при каждом увеличении номера участка аппроксимации, так как при изменении этого номера меняется 15 соответствие номеров участков формы сплайна и номеров преобразователей 28-30, 33, хранящих код точки соот. - ветствующего участка формы сплайнаКроме этого, сигнал переполнения счетчика 15 через элемент ИЛИ 3 установит триггер .7 в "0", разрешив тем самым стробирование дешифратора 19 новым импульсом с выхода элемента И-НЕ 9. В результате код с выхода 25 блока 18 памяти, соответствующий ординате максимума сплайна со следующим по порядку номером "01", запишется в преобразователь 31 сигналом с выхода элемента ИЛИ 23, так как на информационных входах дешифратора 19 установлен код "01". Тот же им" пульс с выхода элемента И-НЕ 9 уста-, новит триггер 7 в "1", и описанные 45 10вышее процессы будут продолжаться до появления сигнала переполнения счетчика 17, который установит триггер 6 в "1", На этом работа устройства закончена.В произвольный момент времени на выходе операционного усилителя 34 поддерживается напряжениеН - 00(Сео Вз,о+ вз,1 ч +,С В + С)фгде Во 3 ВВ .; В - коды ординат формысоответствующихсплайнов третьейстепени в данныймомент времени, наданном участке аппроксимации;С,; С,; ю 66 Э- коды ординат максимумов соответствующих сплайнов третьей степени на данном участке аппроксимации;- опорное напряжениена выходе источника 4,Таким образом, предлагаемое устрой,ство по сравнению с прототипом реализует аппроксимацию заданных функций сплайнами третьего порядка, тем самым повышая точность воспроизведения.1164745 иг. инов орректор О, Тигор Заказ 4 9/47Тираж 710ВНИИПИ Государственного комитепо делам изобретений и откры . 113035, Москва, Ж, Раушская н одписное 4/ атент",иа город, ул, Проектна Составитель С, К Редактор Л. Авраменко Техред М.Пароцай