Цифровой фильтр

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 81 Н 17/02 51 ОПИСАНИЕ ИЗОБРЕТЕН ТЕЛ ЬСТВ Н АВТОРСКОМУ 21) 22) ения 1,выходной У 13(088.8)ии 9 57-4425 1983. ио-овыш о Ю. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР 4120627/2419.09.8607.04.89.О.Н.Партал621.372.54Заявка Япо03 Н 17/О. ние точности фильтрации. Ци фильтр содержит блок управлблок памяти 2, сумматор 3,регистр 4, счетчики 5 и 6, коммутаторы 7 и 9 и блок вычитания 8.Цельдостигается путем обеспечения независимости настройки резонансной частоты и полосы пропускания цифровогофильтра с помощью введенных счетчиков 5 и 6, коммутаторов 7 и 9 иблока вычитания 8. Устр-во по п.2ф-лы отличается выполнением блокауправления 1. 1 з.п. ф-лы, 3 ил, 1471281Изобретение относится к радиотехнике и может быть использовано дляфильтрации сигналов, задаваемых цифровым кодом.Цель изобретения - повышение точности фильтрации путем обеспечениянезависимости настройки резонанснойчастоты и полосы пропускания цифрового фильтра.На фиг. 1 представлена электрическая структурная схема цифровогофильтра; на фиг.2 - то же, блока управления; на фиг.З - временные диаграммы, поясняющие их работу.Цифровой фильтр содержит блок 1,управления, блок 2 памяти, сумматор3, выходной регистр 4, первый 5 ивторой б счетчики, первый коммутатор 7, блок 8 вычитания, второй коммутатор 9, сигнальный вход 10, вход11 сигнала Г задания резонанснойчастоты, вход 12 сигнала Г, задания полосы пропускания и выход 13цифрового фильтра,Блок 1 управления содержит первый 14 и второй 15 КБ-триггеры, первый и второй элементы И 16 и 17,третий 18 и четвертый 19 КБ-триггеры, первый элемент ИЛИ 20, первый21 и четвертый 22 формирователи импульсов, второй элемент ИЛИ 23, второй 24 и третий 25 формирователиимпульсов, третий и четвертый элементы И 26 и 27,Цифровой фильтр работает следующим образом.На вход 11 поступают импульсы счастотой 1. =К йр, где К = 2,4,8,Е р - требуемая резонансная частотацифрового фильтра. Эти импульсы поступают на Б-вход первого КБ-триггера и переводят его в единичное состояние (фиг.За,в). На выходах первого элемента И формируются импульсы, которые переводят третий КБтриггер в единичное состояние(фиг.З,г), которые, в свою очередь,запускают первый формирователь 21импульсов (фиг.З,ж), Одновременночерез первый элемент ИЛИ 20 логическая единица появляется на второмвыходе блока 1 управления. Этот сигнал поступает на вход блока 2 памятии первого 7 и второго 9 коммутаторови переводит их в рабочее состояние.,Поскольку на первом выходе блока 1управления логическая единица еще непоявилась, то блок 2 памяти начинает 5 10 5 20 25 30 35 40 45 50 55 работать в режиме считывания, на его выходах появляется информационное слово, которое, в частности, поступает в выходной регистр 4, в который записывается по сигналу с тре" тьего выхода блока 1 управления,т.е по импульсу первого Формирователя 21Информационное слово с блока 2 памяти поступает на сумматор 3, где суммируется с входным сигналом, поступающим на сигнальный вход 10. Результат суммирования поступает на вход второго коммутатора 9 и проходит на его выход, если на адресном входе второго коммутатора 9 имеется логический нуль. На четвертом выходе блока 1 управления действительно будет нуль, так как четвертый триггер 19 в описываемый момент времени не запускался. Адрес РА=О подается также на адресный вход первого коммутатора 7, благодаря чему на адресный вход блока 2 памяти подается код первого счетчика 5, где формируется номер ячейки памяти, работающей на накопление информации. Длительность импульса первого формирователя 21 (фиг.З,ж) такова, чтобы успело произойти суммирование в сумматоре 3 и передача информации через второй коммутатор 9 на информационный вход блока 2 памяти. После этого по заднему фронту импульса первого формирователя 2 1, поступающего через второй элемент ИЛИ 23 на вход второго Формирователя 24 импульсов, последний запускается (фиг.З,и) и формирует импульс записи для блока 2 памяти, который подается в блок 2, Блок 2 памяти переводится в режим записи и записывает в ту же ячейку (поскольку адрес на выходе первого счетчика 5 не изменился) информацию, являющуюся суммой информации считывания и входной информации.Длительность импульса второго фор-, мирователя 24 достаточно короткая, чтобы в цепи сумматор 3 - второй коммутатор 9 информация, подаваемая на вход блока 2 памяти, не успела измениться, Задним фронтом импульса второго формирователя 24 запускается третий формирователь 25 импульсов (фиг.З,к),импульс которого через третий элемент И 26 поступает в цепи сброса первого и третьего КБ-триггеров 14 и 18. Этот процесс на фиг.З показан двойной стрелкойот фиг.З,к на фиг.З,в,г. Работацифрового фильтра по ветви накопления на этом заканчивается,Предположим, что в процессе накопления пришел импульс по входу 12частоты ЕтБ ,(фиг.З,б), котораяопределяет полосу пропускания цифрового филЬтра. Этот импульс запускает по Б-входу второй КБ-триггер15 (фиг.З,д). Однако второй элемент И 17 в данный момент запертпотенциалом нуля с инверсного выхода первого КЯ-триггера 14. И толькос момента сброса первого 14 и третьего 18 триггеров второй элемент И17 открывается,и по Б-входу запускается четвертый КБ"триггер 19(фиг.З,е). Логическая единица с выхода четвертого триггера 19 поступает на четвертый выход блока 1 управления, откуда идет на адресные входыпервого 7 и второго 9 коммутаторов.Первый коммутатор 7 переводит адре-са ячейки разряда с выхода второгосчетчика 6 на адресный вход блока 2памяти, а второй коммутатор 9 переводит информацию с выхода блока 8на вход блока 2 памяти. Одновременно единица с выхода четвертого КЯтриггера 19 через первый элементИЛИ 20 по второму выходу блока 1управления поддерживает рабочее состояние блока 2 памяти и первого 7и второго 9 коммутаторов и запускает четвертый формирователь 22 импульсов (фиг.З,з). Пока длится импульс четвертого формирователя 22блок 2 памяти находится в режимесчитывания, С выхода блока 2 информационное слово поступает в блок 8,где на один вход это слово поступает целиком, а на другом входе Шстарших разрядов заземлены, а наостальные К разрядов поступают старшие разряды информационного слова.В результате из числа, задаваемого информационнымслбвом,вычитывается его часть, составляющая фщ 172"от исходного числа. Полученный ре-зультат с выхода блока 8 через второй коммутатор 9 поступает на информационные входы блока 2 памяти,Задним фронтом импульса четвертого формирователя 22 через второй элементИЛИ 23 запускается второй формирователь 24 импульсов (фиг.З,и). Импульс с первого выхода блока 1 управления поступает в блок 2 памяти, 35 1. Цифровой фильтр, содержащийблок памяти, выходной регистр, выходкоторого является выходом цифровогофильтра, сумматор, первый вход которого соединен с выходом блока памяти, и блок управления, первый,второй и третий выходы которого соединены соответственно с входом разрешения записи и с входом разрешениясчитывания блока памяти и с входомсинхронизации выходного регистра,о т л и ч а ю щ и й с я тем, что,с целью повышения точности фильтрации путем обеспечения независимости 50 настройки резонансной частоты и полосы пропускания цифрового фильтра,введены первый счетчик, вход ко торого является входом сигнала Езадания резонансной частоты 1 р циф рового фильтра, при К,=К Ер, К == 2, 4, 8 и подключен к первому входу блока управления, второйсчетчик, вход которого является вхо 5 10 15 20 25 30 где производится запись информации, являющейся разностью информационного числа и его части по адресу второго счетчика б. После окончания импульса второго формирователя 24 запускается третий формирователь 25 импульсов, Через четвертый элемент И 27 (открытый четвертым КЯ-триггером 19) пройзводится сброс второго и четвертого КБ-триггеров 15 и 19. Этот процесс на фиг.З показан двойной стрелкой от фиг.З,к на фиг.З,д,е. На этом работа цифрового фильтра по ветви вычитания заканчивается,Далее, поскольку третий и четвертый КЯ-триггеры 18 и 19 оказываются выключенными, на выходе первого эле- мента ИЛИ 20 появляется логический нуль, который по второму выходу блока 1 управления поступает в блок 2 памяти, который переводится в режим хранения информации, и в первый коммутатор 7 и второй коммутатор 9, которые отключаются. Теперь цифровой фильтр находится в режиме ожидания до прихода импульса по любому из входов 11 или 12. Если, например, теперь первым придет импульс по входу 12 (Й,), как это показано на фиг.З,б,то в начале включится ветвь вычитания, а после окончания ее работы - ветвь суммирования. Формула из обретения1471281 5дом сигнала Й, задания полосы пропускания цифрового фильтра, при 2 1 , и подключен к второму входу блока управления, первый коммутатор, первый и второй сигнальные входы которого соединены с выходами соответственно первого и второго счетчиков, а выход соединен с адресным входом блока памяти, второй коммутатор, первый сигнальный вход которого соединен с выходом сумма. тора, первый управляющий вход которого и первый управляющий вход первого коммутатора соединены с четвертым выходом блока управления, второй управляющий вход второго коммутатора и второй управляющий вход первого коммутатора соединены с вторым выходом блока управления, а выход второго коммутатора соединен с информационным входом блока памяти, выход которого соединен с информационным входом выходного регистра, а также блок вычитания, первый вход которого соединен с выходом блока памяти, К первых разрядов второго входа соединены с К первыми разрядами выхода блока памяти, в разрядов второго входа соединены с нулевой шиной, где в = М-К, М - число разрядов выхода блока памяти, а выход соединен с вторым сигнальным входом второго коммутатора, при этом К старших разрядов второго входа сумматора являются сигнальным входом цифрового фильтра.2. Фильтр по и, 1, о т л и ч а ющ и й с я тем, что блок управления содержит первый КБ-триггер, Б- вход которого является первым входом блока управления, второй КЯ-триггер,6Я"вход которого является вторымвходом блока управления, первый ивторой элементы И, первые входыкоторых соединены соответственно с 5.прямым выходом первого КБ-триггераи с прямым выходом второго КБ-триггера, а вторые входы соединены соответственно с инверсным выходом второ го КБ-триггера и с инверсным выходомпервого КЯ-триггера, третий и четвертый КЯ-триггеры, Я"входы которых соединены с выходами соответственнопервого и второго элементов И, третий. элемент И, выход которого соединен с К-входами первого и третьего,КБ-триггеров, четвертый элемент И,выход которого соединен с К-входамивторого и четвертого КБ-триггеров, 2 О первый элемент ИЛИ Выход которогоявляется вторым выходом блока управления, последовательно соединенные первый формирователь импульсов,вход которого и первые входы первого 25 элемента ИЛИ и третьего элемента Исоединены с .выходом третьего КБтриггера, а выход является Третьимвыходом блока управления, второйэлемент. ИЛИ, второй формирователь им- ЗО пульсов, выход которого является первым выходом блока управления, и.тре-тий формирователь импульсов, выходкоторого соединен с вторым входомтретьего элемента И и с первым входом четвертого элемента И, а такжечетвертый формирователь импульсов,вход которого соединен с вторыми входами четвертого элемента И первогоэлемента ИЛИ и является четвертым 40 выходом блока управления, а выходсоединен с вторым входом второгоэлемента ИЛИ.1471281 0 к аг. Составитель Э.БориРедактор Г.Гербер Техред М.Дидык орректор Н.Корол Заказ 1617/5ВНИИПИ Гос 5 Тираж 880 Подпиударственного комитета по изобретения 113035, Москва, Ж, Раушская сно СССР ггиям при4/5 о оиэводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарин