Устройство для фиксации сбоев

(54) УСТРОЙСТВО ДЛЯ ФИКСАЦИ(57) Изобретение относитсятельной технике и может бытзовано для контроля передаЦель изобретения - повышениверности работы устройства.ство содержит генераториблок 2 синхронизации, форми3 импульсов, регистр 4, деш И СБОЕВ к вычисл ь испольчи данных узь во СССР 1979. СССР О, 1982.ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР1462320 Формирователь 6 импульсов, счетчик 7, импульсов, блока синхронизации, эле дешифратор 8, формирователь 9 импульсов, элемент ИЛИ 10, элементыИ )1,12, элемент НЕ 13, формирователи 14,15 импульсов, элемент ИЛИ 16,счетчики 17,18, элемент НЕ 19, дешифратор 20, счетчик 21, регистр 22, дешифратор 23, коммутатор 24, блок 25памяти, блок 26 сравнения, счетчик27, элемент И 28. В устройстве засчет введения коммутатора, двух регистров, трех дешифраторов, двухсчетчиков, блока сравнения, четырехформирователей импульсов, генератора ментов НЕ, ИЛИ обеспечивается выделение нз поступающих кодограмм бит, эа"поминание логических значений этихбит и периодическое чтение и стимулирование этих значений для многократно повторяемых кодограмм, сравнение полученнг сумм с заданным пороговым значением. Положительный эффект достигается введением новых элементов и взаимосвязей и определяетсяв воэможности исключения влияния случайных сбоев на результат контроля.3 ил., Изобретение относится к вычислительной технике и может быть использовано для контроля передачи данных.Целью изобретения является повышение достоверности работы устройства.5На фиг.1 изображена функциональная схема предлагаемого устройства;на Фиш,2 и 3 - временные диаграммыработы устройства. 1 ОУстройство (Фиг. содержит генератор ) импульсов, блок 2 синхронизации, Формирователь 3 импульсов, регистр 4, дешифратор 5, формирователь.6 импульсов, счетчик 7, дешифратор 8, 15Формирователь 9 импульсов, элементИЛИ О, элементы Ии 12, элементНЕ 13, формирователи 4 и 15 импульсов, элемент ИЛИ )6, счетчики 17 и18, элемент НЕ 19, дешифратор 20,счетчик 21, регистр 22, дешифратор23, коммутатор 24, блок 25 памяти,блок 26 сравнения, счетчик 27, эле"мент И 28, вход 29 синхронизации,информационный вход 30, группу 31 25входов начальных условий, выход 32сигнала отсутствия контролируемойинформации, группу 33 выходов результата контроля,Устройство работает следующим образом,Контролируемая информация в последовательном коде подается байтами наинформационный вход устройства в виде идентичных кодограмм, следующиходна за другой, Первый байт в каждойкодограмме представляет собой код маркера, который в других информационных байтах не повторяется и свидетельствует о начале кодограммы. В калщом информационном байте из всех его бит заранее определяются биты, логические значения которых необходимо контролировать, чтобы отделить случайные сбои от систематических ошибок. Местоположение этих бит в инФормационных байтах задается заранее, Логические значения этих бит определяются источниками, которые эти биты Формируют.После запуска генератора 1 импульсов включается блок 2 синхронизации, на выходах 1-4 которого Формируются управляющие импульсы, показанные на Фиг.2. Импульсы на выходе 1 выбираются исходя из времени, в течение которого вероятно изменение значений исполнительных бит кодограмм, и подаются на вход разрешения запуска Формирователя 6. Биты кодограмм последовательно поступают на информационный вход сдвигающего регистра 4 и Р-вход блока 25 памяти. На тактовый вход сдвигающего регистра 4 подаются тактовые импульсы сопровождения бит информации, Дешифратор 5 декодирует код маркера кодограммы после его накопления в регистра 4 и выдает сигнал маркера, который обнуляет счетчик 7 общего числа бит и счетчик 21 контролируемых бит, тем самым обеспечивается начало отсчета поступающих бит кодограммы, Кроме того, сигнал1з 146 маркера периодически устанавливает формирователь 3 и поступает на вход запуска формирователя 6. Формирователь 6 может быть выполнен на счетчике, который подсчитывает два импульса маркера с выхода деширатора 5 во время отрицательного полупериода управляющего сигнала с выхода 1 блока 2 синхронизации и останавливается в этом состоянии (фиг.2). Таким образом, на выходе формирователя 6 формируется импульс, длительность которого равна длительности одной кодограм " мы (от одного маркера до следующего) и который подается на первый вход элемента И 1). В процессе поступления бит кодограммы счетчик 7 подсчитывает их число и формирует на своих выходах коды номеров бит, которые декодируются дешифратором 8. Дешифратор 8 выполнен так, что он декодирует только номера заданных бит кодо- граммы, достоверность приема которых должна быть высокой. Сигналы, соответствующие этим контролируемым битам, с выходов дешифратора 8 через элемент ИЛИ 10 подаются на второй вход элемента И , который открывается импульсами с выхода формирователя 9. формирователь 9 формирует узкие импульсы по срезу тактовых импульсов, длительность одного импульса достаточна для записи одного бита информации в блок 25 памяти. Импульс с выхода элемента И 11 задает на входе режима работы блока 25 памяти режим записи информации (фиг.3) обнуляет счетчик 18 обзора кодограмм, выходы коммутатора 24 подключают к выходам счетчика 17 управляющими сигналами с выходов элементов И )1 и НЕ 19. Счетчик 21 работает от фрон та выходного импульса элемента И 11 и фиксирует число контролируемых бит, выделяемых дешифратором 8. Одновременно импульс с элемента И 11 через элемент ИЛИ 16 подается на формирователь 15, импульс с выхода которого поступает на управляющий вход выбора блока 25 памяти и происходит запись данного бита в блок 25 памяти, Таким же образом происходит запись других контролируемых бит, выделяемых из кодограммы дешифратором 8.Во время закрывания элемента И 11 на его выходе формируется низкий уровень напряжения, При этом счетчик 18 включается на счет импульсов, посту"т.е. равно емкости счетчика 17. Счетчик 21 в это время установлен по адресу текущего исполнительного бита.Импульсы высокой частоты с выхода 3блока 2 поступают через элемент И )2,открытый сигналами с выходов элемента НЕ 19 и дешифратора 20, и черезэлемент ИЛИ 16 поступают на вход формирователя 15, который формирует импульсы обращения к блоку 25. Такимобразом, по адресу данного бита "просматриваются" все значения этого бита во всех кодограммах, поступившихк данному моменту. Выход блока 25памяти через элемент И 28 стробируется импульсами с второго выхода блока2. Количество считанных единиц навыходе блока 25 памяти подсчитывает"ся счетчиком 27. Это число с выходовсчетчика 27 сравнивается с заранее 20 25 ЗО заданным пороговым числом (критериемопределения ошибки) с помощью блока.26 сравнения. В случае превышенияпорогового числа сигнал с выхода блока 26 сравнения подается на вход записи регистра 22. На информационныевходы регистра 22 подаются сигналы,соответствующие выделяемым исполиистельным битам с выходов дешифратора23, который декодирует состояниесчетчика 21 исполнительных бит. Свыходов регистра 22 соответствующиесигналы выдаются на выход 33 устройства.45 Таким образом, в регистре 22 фиксируются биты, логические значениякоторых действительно ошибочны. Биты,логические значения которых изменились из-за случайных сбоев в регистр22 не записываются, В случае, если вустройство после его включения вообще не поступает информация, формирователь 3 выдает сигнал отсутствияконтролируемой информации на выход 32.В предлагаемом устройстве эа счетвведения коммутатора, двух регистров,трех дешифраторов, двух счетчиков,блока сравнения, четырех формирователей импульсов, генератора, хрониэато 2320пающнх с выхода 3 блока 2, входы коммутатора 24 переключаются с выходовсчетчика )7 на выходы счетчика 18,на входе режима работы блока 25 памяти задан режим чтения информации.Счетчик 18 считает до числа, определяемого дешифратором 20, причем эточисло соответствует количеству кодограмм, подсчитываемых счетчиком 17, 5 146232ра, элементов НЕ, ИЛИ обеспечивается выделение из поступающих кодограммбит, предназначенных для доведения кисполнительным элементам эапомина"5ние логических значений этих бит ипериодическое чтение и суммированиеэтих значений для многократно повто"ряемых кодограмм, сравнение получен"ных сумм с заданным пороговым значением и в зависимости от результатасравнения выдача информации на исполнительные элементы, Это повышает достоверность принимаемой информации отвнешнего источника кодограмм, позволяет исключить прием бита, изменившихсвое значение под действием помех,случайных сбоев и т.п., снижает аварийность срабатывания исполнительныхэлементов, обеспечивает надежность ибезопасность их работы,Формула и з обретенияУстройство для Фиксации сбоев, содержащее первый, второй и третий эле. менты И, первый, второй и третий счетчики, блок памяти, первый Форми" рователь импульсов, первый дешифратор, первый элемент ИЛИ, причем груп- ЗО па информационных выходов первогосчетчика соединена с первой группой адресных входов памяти, группа информационных выходов второго счетчикасоединена с группой входов первогоЗз дешифратора, инверсный выход которо"го соединен с первым входом первогоэлемента И, выход первого элемента ИЛИ соединен с первым входом второгоэлемента И, о т л и ч а ю щ е е с ятем, что, с целью повьппения достоверности работы в устройство введеныгенератор импульсов, блок синхроьп"эации, два регистра, с второго попятый Формирователи импульсов, блоксравнения, коммутатор, первый и второй элементы НЕ, второй элемент ИЛИ,четвертый и пятый счетчики, второй,третий и четвертый дешифратбры, причем выход генератора импульсов соединен с входом запуска блока синхронизации, первый выход которого соединен с входом разрешения запускавторого формирователя импульсов, выход которого соединен с вторым входом второго элемента И и с тактовымвходом третьего счетчика, группа ин"формационных выходов которого соединена с первой группой информационных О 6входов коммутатора, группа выходовкоторого соединена с второй группойадресных входов блока памяти, информационный вход которого соединен синформационным входом первого регистра и является информационным входомустройства, вход синхронизации которого соединен с входом сдвига первого регистра, с тактовым входом четвертого счетчика и с входом разрешения запуска первого формирователя.,вход запуска которого соединен с входами запуска третьего и четвертогоФормирователей, первым входом третьего элемента И подключен к второму выходу блока синхронизации, третий выход которого соединен с вторым входом первого элемента И и с тактовымвходом второго счетчика, группа информационных выходов которого соединена с второй группой информационныхвходов коммутатора, первый управляющий вход которого соединен с третьимвходом первого элемента И и подключен к выходу первого элемента НЕ,вход которого соединен с вторым управляющим входом коммутатора, с входом разрешения запуска третьего Формирователя импульсов, с входом обнуления второго счетчика, с тактовымвходом первого счетчика, с входом режима работы блока памяти, с первымвходом второго элемента ИП 4 и подключен к выходу второго элемента И, третий вход которого соединен с выходомпервого формирователя импульсов, четвертый выход блока синхронизации соединен с входом запуска пятого формирователя импульсов, выход которогоявляется выходом сигнала отсутствияконтролируемой информации устройства,группа выходов первого регистра соединена с группой входов второго дешифратора, выход которого соединен свходами обнуления первого и четвертого счетчиков, с входом запуска и свходом разрешения запуска соответственно второго и пятого формирователей импульсов, группа выходов четвертого счетчика соединена с группойвходов третьего дешифратора, группавыходов которого соединена с группойвходов первого элемента ИЛИ, выходпервого элемента И соединен с вторымвходом второго элемента ИЛИ, выходкоторого соединен с входом разрешения запуска четвертого Формирователяимпульсов, выход. которого соединен сТИ 17 14 б 21 входом разрешения блока памяти, выход которого соединен с вторым входом третьего элемента И, выход которого соединен с тактовым входом пя 5 того счетчика, группа выходов которого соединена с первой группой входов блока сравнения, выход которого соединен с входом записи второго регистра, группа выходов первого счетчика соединена с группой входов четвертого дешифратора, группа выходов которого соединена с группой информа. йи Ел 2 йЯ В.Я Ц. ьц 20 8ционных входов второго регистра, группа выходов которого является группой выходов результата контроля устройства, группа входов начальных условий которого соединена с второй группой входов блока сравнения, выход первого дешифратора соединен с входом второго элемента НЕ, выход которого соединен с входом останова второго счетчика, выход третьего формирователя импульсов соединен с входом обнуления пятого счетчика.