Калибратор переменного напряжения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХ 803386973 СПУБЛИК П 4 С 05 Р 1/4 ВЕННЫЙ НОМИТЕТ СССРИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ГОСУД ПО ДЕ ОБРЕТ ИСАН У У СВИДЕТ И АВТ 4(21) 41355 (22) 20,10 шение точностиности установкиряжения. Постався тем, что в у 46) 07.72) Ю.М В.Демч И.Ю.СергеФ Л.В.федов,.И.Губарь,.В.ДемченкоЛарионова,овместно с оп сти, составля ыи детек елем 11 братный рон ашко и А53) 621. реобразователь и ения в постоянно ш м ватель такжесчетчи единенныел 8 сравне импуль сумма узе9, р кл.е с ия код ализующие ем 6 кода отактовое ов вместно с л временнои интервал м ЕАТОР ПЕРЕМЕННОГО авля сигна дставляется ступакнцей н(57) Изоб ным источ ры. Целью3 рич- рату- овынос узл так адается ев, 2 ил,ания радиния являе в усреднени четчика 7 импульс Фиг./) Автор023296,Авторск1221888. уз, ко, Г.И П.Кр 16.7 ское 2. 1 (088. 8 свидетельс С 05 Р 1/4 идетельств 05 Р 1/40 о СС 198 СССР 1977 мированиеной код пй части,8 сравне увеличения дискрет ровня выходного на иная цель достигае ройство вводят синИзобретение относится к электротехнике и может быть использовано при построении высокоточных источников переменного напряжения для информационно-измерительных систем.5Цель изобретения - повышение точности и дискретности установки выходного уровня.На фиг.1 представлена структурная схема калибратора переменного напря" жения; на фиг.2 - функциональная схема синхронного детектора.Калибратор переменного напряжения содержит последовательно включенные источник 1 опорного напряжения, ключ 2, интегратор 3, аналоговый запоминающий узел 4, управляемый генератор 5, подключенный к выходному выводу, а также преобразователь 6 кода в интервал времени, подключенный к входу управления ключа 2, а также последовательно подключенный к выходу преобразователя 6 кода в интервал времени счетчик 7 импульсов, узел 8 сравне ния кодов и сумматор 9, выходом подключенный к входу преобразователя 6 кода в интервал времени, а вторым входом соединенный с выводом для подключения источника управляющего 30 сигнала, при этом вывод для подключения дополнительного источника управляющего сигнала подключен к второ" му входу узла 8 сравнения кодов, а выход импульсов выборки счетчикаимпульсов соединен с входом управле 35 ния аналогового запоминающего узла 4, а также включенный между выходом устройства и вторым входом интегратора 3 синхронный детектор 10 и определитель 11 полярности, подключенный к выходу аналогового запоминающего узла 4 и к входу управления синхронного детектора 1 О.Сумматор 9, счетчик 7 импульсов45 и узел 8 сравнения кодов могут быть выполнены по любым известным схемам на основе аналогичных по функциональному назначению логических элементов типа 155 ИМЗ, 155 ИЕ 7 и 134 СП 2 соответственно, Выходной сигнал угла сравнения кодов соответствует уровню логической единицы, если код на выхода счетчика 7 импульсов не превышает управляющий код У с источника дополнительного управляющего сигнала.55 Сумматор 9 используется для суммирования входного управляющего кода Х с источником управляющего сигнала с логическим сигналом на выходе узла 8 сравнения кодов. Сигнал выборки ТЗ на аналоговый запоминающий узел 4 формируется по сигналу выборки с выхода счетчика 7 импульсов один раэ за цикл работы устройства, длительность которого определяется емкоствю счетчика 7 импульсов,Синхронный детектор 10 (фиг.2) состоит из весового резистора 12.и ключей 13 и 14, управляемых сигналами с выхода логической схемы синхронного детектора, состоящей из двух компараторов 15 и 16, двух одновибраторов 17 и 18, триггера 19, элемента 2 И-ИЛИ 20 и инвертора 21, Компараторы 15 и 16 и соответственно одновибраторы 17 и 18 предназначены для формирования переднего и заднего фронтов импульсов управления ключами. фазовое соотношение между сигналами переменного направления и управления ключами, посТупающими на элемент 2 И-ИЛИ 20 задается с определителя 11 полярности. Ключи 13 и 14 управляются противофазно, тогда при под-" ключении выхода синхронного детектора к токовому входу интегратора 3 обеспечивает я постоянное входноесопротивление синхронного детектора. Взаимная настройка компараторов 15 и 16 позволяет уменьшить погрешности синхронного детектора 10 от влияния шумов при малых уровнях сигналов.Определитель 11 полярности может: быть выполнен на основе интегрального компаратора типа 521 САЗА, В качестве компараторов 15 и 16 синхронного детектора необходимо использовать более быстродействующие компараторы типа 521 СА 4. Компаратор работает циклически. Циклы задаются импульсами выборки на аналоговый запоминающий узел 4В течение цикла на интеграторе 3 происходит сравнение вольт-секундных площадей сигнала от источника 1 опорного напряжения, поступающего на вход интегратора 3 через ключ 2, и сигнала обратной связи, поступающего с выхода устройства через синхронный детектор 10, Образованный таким образом сигнал некомпенсации накапливается на интеграторе 3 в течение ряда последовательных циклов, количество которых зависит от параметров настройки устройства,(4)= Х+ У/с 1,(2) де Ео запоминается аналоговым запоминающим узлом 4 по сигналам выборки ТЗ и служит управляющим сигналом для управляемого генератора 5.Интервал времени Т 1, управляющий ключами 2, формируется преобразователем 6 кода в интервал времени один раз за такт работы устройства Т 2, составляющий ш периодов переменного напряжения Тс (в предлагаемом и известном калибраторах ш=1), и задается входным управляющим кодом Х, при этом максимальное значение Т 1не должно превышать вТ, 5 Импульс выборки ТЗ формируетсяодин раз в Й тактов по сигналу выбор Оки счетчика 7 импульсов, для котороговходным счетным сигналом являютсятактовые импульсы с выхода преобразователя 6 кода в интервал времени,а также могут использоваться сами 25импульсы И 1,Входной управляющий код И можнопредставить в виде целой части Х,соответствующей старшим разрядам кода, и дробной части У, представленной 3 Омладшими разрядами кода где УЯ - весовое значение младшихразрядов кода.Можно записать тождествоВ(Х+1)У + Х(с 1-У) с 40 которое указывает на способ реализации приведенного смешанного представления чисел в данном устройстве. Требуемое значение управляющего воздейс твия, соответствующее коду И, может быть получено при усреднении за Й тактов последовательности, состоящей из управляющих сигналовопределяемых кодами Х и (Х+1) в течение (с У) и У тактов соответственно.В данном устройстве целая часть входного кодапоступает на вход сумматора 9, реализующего .операцию приращения кода (Х+1) в зависимостиот значения кода на втором его входе ".О" или "1", который задается сигналом с выхода узла 8 сравнения кодов. На входы узла 8 сравнения кодов поступают код дробной части У 1 и текущий код с выхода счетчика 7 импульсов ог фСигнал логической единицы формируется при условии Допустим, 710, тогда в исходномсостоянии при И =О на выходе узла8 сравнения формируется сигнал"Лог,1", и на вход преобразователякода в интервал времени поступаеткод Х+1), который преобразуется винтервал времени где То - период тактовой частоты.При достижении кода 1 = У на выходе сумматора 9 устанавливается сигнал "Лог,О и в течение последующих И-У) тактов формируется интервалВРЕМЕНИ Т 11 = ХТоПри усреднении за с 1 тактов получаем среднее значение интервала вре- мени Т(Х+1)У + (ТХ(с 1-У)Т 1 ср с(Х+1)У + Х(с 1-У)ос о 1 Воспользовавшись введенным определением Т 1, и соответствующим значением цикла работы устройства Т= ЙТ =сшТо, можно формально описать итерационный процесс установления выходного напряжения калибратора.По истечении и циклов после изменения управляющего кода М и соответственно Т 1, среднее значение выходного переменного напряжения калибратора равно 11К Кэ,Е. й +П, 0 (6)ЕоТ 1 с -1Р КС Сро эс 1 напряжение опорного источника;коэффициенты передачианалогового запоминающего узла 4 и управляемого генератора 5; - параметры времязадающихэлементов интегратора3 по входу источникаопорного напряжения;11 й - исходное значение выходного напряжения калибратора. 5как сумму Рассматривая ьчленов геометрической прогрессии сп членами и знаменателем Я = 1РК КТ(7) 10К 2 С где- коэффициент преобразования синхронного детектора 10;К 2 - сопротивление весовогорезистора 12 интегратора3 по входу синхронногодетектора 10, можно упростить выражение (б) ЕОТ 1 сР К 2и11 (1-1 )(8) Для обеспечения сходимости итерационного процесса устанавливается Я 1 ( 1, тогда установившееся значение выходного напряжения калибратора после и оо циклов равно 30 Т 1,Е ср 3 Т ИТО К 2(10) с 5 - кратность формирования выходного сигнала управляемого генератора 5 по частоте Фс=Тс/То) где Я,Для поддержания постоянного значе" З 5 ния Ос в диапазоне частот необходимо поддерживать постоянное значение отношения Т 1,Р /Тц или Т/Т что вызывает необходимость слежения за частотой переменного напряжения Г,=1/Тс. 40 В случае построения управляемого генератора .5 на основе цифрового генератора, осуществляющего кратное преобразование опорной частоты, проблема решается просто, так как для управ ляемого генератора 5 и преобразователя 6 кода в интервал времени может быть использован общий задающий генератор,Тогда выражение (9) приобретает вид Благодаря предлагаемому алгоритму функционирования устройства дискретность преобразователя б кода в интервал времени в всего канала формирования опорного сигнала может быть уменьшена в д раз, что позволит расширить диапазон рабочих частот и уве личить линейность формирования опорного сигнала. Усреднение сигналов опорного и обратной связи позволяет уменьшить в -О раз влияние случайных погрешностей формирования указанных сигналов.В зависимости от знака Я переходной процесс установления выходногонапряжения может быть колебательным,-1(Ц -О) или монотонным (ОЦ ( 1) .При больших изменениях выходногосигнала напряжение на интеграторе 3,а следовательно, и на выходе аналогового запоминающего узла 4 может изменять знак. В этом случае для достижения абсолютной устойчивости калибратора необходимо обеспечить нечетность совместной характеристикипреобразования блоков, стоящих междувыходом и входом интегратора 3, вданном случае аналогового запоминающего узла 4, управляемого генератора5 и синхронного детектора 10, Покрайней мере последние два блока могут иметь характеристики, нечувствительные к полярности и фазе входногонапряжения, т.е, имеют свойство реагировать только на модуль входногонапряжения. Необходимое преобразование совместной характеристики блоковреализует определитель 1 1 полярностисовместно с логической схемой синхронного детектора 10, состоящей изэлемента 2 И-ИЛИ 20 и инвертора 21.Полярность выходного сигнала синхронного детектора 10 соответствуетполярности напряжения на выходе аналогового запоминающего узла 4,Формула изобретенияКалибратор переменного напряжения, содержащий последовательно включенные источник опорного напряжения, ключ, интегратор, аналоговый запоминающий узел и управляемый генератор, выход которого соединен с выходным выводом, а также преобразователь кода во временной интервал, выход которого подключен к вхо,у,Козори Редак ор Н.Король рре Заказ 1495/46 Тиржа 866 Государственно елам изобретений осква, Ж, Ра Помитета Сткрытийя наб писноСР Н/5 3035,к едприят управления ключа, о т л и ч а ющ и й с я тем, что, с целью повышения точности и дискретности установки выходного уровня, в него введенысумматор, счетчик импульсов, узелсравнения кодов, синхронный детектори определитель полярности, причемпреобразователь кода во временнойинтервал включен между выходом сумматора и входом счетчика импульсов,выход импульсов выборки которогосоединен с управляющим входом анапогового запоминающего узла, а счетный выход - с первым входом узла 8сравнения кодов, выход которого подключен к первому входу сумматора,второй вход которого соединен свыводом для подключения источникауправляющего сигнала, второй входузла сравнения соединен с выводомдля подключения дополнительного источника управления, вход определителя полярности подключен к выходуаналогового запоминающего узла, а Производственно-полиграфическо выход - к управляющему входу синхронного детектора, включенного между выходным выводом и управляющимвходом интегратора, при этом синхронный детектор выполнен на резисторе, включенном между входом синхронного детектора и точкой соединения первых выводов двух ключевыхэлементов, второй вывод первого изкоторых соединен с общей шиной, авторой вывод второго - с выходомсинхронного детектора, управляющийвход второго ключевого элемента подключен к выходу элемента 2 И-ИЛИ непосредственно, а управляющий входпервого ключевого элемента - черезинвертор, входы элемента 2 И-ИЛИ соединены соответственно с выходом триггера и управляющим входом синхронного детектора, входы триггера черезсоответствующие цепочки из последовательно соединенных одновибратораи компаратора подключены к входу 25 синхронного детектора.1 жгород, ул. Проектная, 4