Устройство для приема трехкратно повторяемых команд управления

3 СОВЕТСНИХОИАЛИСТИЧЕСНИХСПУБЛИН 09) 04 1.1 8 САНИЕ ИЗОБРЕТЕ сов, элементы ИЛИ 1 О и 12, элемент И 11, распределитель 15 импульсов. В устр.во введены блок 13 сравнения, блок 14 памяти эталонной комбинации, счетчики 17 и 18 им- пульсов, дешифраторы 19, 22 н 23, элемент ИЛИ 20, К 5-триггеры 21, 24 и 25, элементы И 26 и 27, элемент НЕ 28 и ключ 29. В устр-ве осуществляется прием трех. повторений команды управления, при котором выде.ление комбинации фазового пуска осуществляется путем подсчета числа несовпадающих элементов принятых комбинаций фазового пуска трех повторений команды с эталонной комбинацией фазового пуска. Прием информационной части команды управления осуществляется путем мажоритарного суммирования элементов информационных час- с тей трех повторений команды. Этим предот-ввращается воэможность ложного приема трансформированной команды управления, 2 ил,ГОСУДАРСТВЕННЫЙ НОМИТЕТ С ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТН Н АВТОРСКОМУ СВИДЕТЕЛЬСТВ(21) 4026461/24-09(54) УСТ РО ИСТВО ДЛЯ ПРИЕМА Т РГХКРАТНО ПОВТОРЯЕМЫХ КОМА 11 Д У 1- РАВЛЕНИЯ(57) Изобретение относится к телеуправле. нию. Цель изобретения - повьцнение помехоустойчивости приема команд управления. Устр-во содержит, блокэлементов памяти входной информации, мажоритарный блок 2, блок 3 ключей, анализатор 4 кодового признака, регистр 5 сдвига, дешифратор 6, блок 7 элементов ИЛИ, счетчики 8, 9 и 16 импуль 385309 А1Изобретение относится к телеупра влепи юи может использоваться для приема трехкратно передаваемых команд управления,содержацих комбицацио фазового пуска ини фо рм а циоц цу ю часть,Целью изобретения является цовьццециепомехоустойчивости приема команд управлсця,На фиг. 1 представлена структурная электрическая схема предлагаемого устройствадля приема трехкратцо повторяемых команд управлеция; ца фцг. 2 - времениедиаграммы сигналов, поясняющие работуустройства для приема трехкратцо повторяемых команд управления.Устройство для приема трехкратно повторяемых команд управления содержит блок 1элементов памяти входной информации,мажоритарнй блок 2, блок 3 ключей, анализатор 4 кодового признака, регистр 5 сдвига, дешифратор 6, блок 7 элементов ИЛИ,первый и второй счетчики 8 и 9 импульсов,первый элемент ИЛИ 1 О, элемент И 11, второй элемент ИЛИ 12, блок 3 сравнения,блок 14 памяти эталонной комбинации, распределитель 15 импульсов, третий счетчик16 импульсов, первый и второй дополнительные счетчики 17 и 18 импульсов, первый дополнительный дешифратор 19, дополнитель.ный элемент ИЛИ 20; первый КБ-триггер 21,второй и третий дополнительные дешифраторы 22 и 23, второй и третий Ю-триггеры24 и 25, первый и второй дополнительныеэлементы И 26 и 27, элемент НЕ 28, дополнительцый ключ 29.Блок 1 элементов памяти входной информации содержит первый, второй и третийблоки ЗО - 32 памяти. Блок 3 ключей содержит первый и второй ключи ЗЗ и 34 и развязываюший элемент 35. Блок 7 элементовИЛИ содержит первый, второй и третий элементы ИЛИ 36- - 38.Устройство для приема трехкратцо повторяемых команд управления работает следуюцим образом.,Короткий тактовый импульс, поступающий с частотой Г приема (фиг. 2 а) на тактовый вход устроиства для приема трехкратно повторяемых команд управления(фиг. ), устанавливает первое состояниераспределителя5, переключает на короткоевремя первый, второй и третий блоки 30 - 32памяти из режима считывания в режим записи. Это обеспечивает запись входного (принимаемого) символа в соответствующийпервый, второй или третий блок (30 - 32) памяти, выбор которого определяется состоянием второго счетчика 9. На счетный входвторого счетчика 9 поступает сигнал с выхода старшего разряда первого счетчика 8.Сигнал с выхода второго счетчика 9 черезпервый, второй или третий элементы ИЛИ36- -38 поступает на вход выбора ячейкипамяти соответствующего первого, второгоПусть во время записи очередного битаинформации первым счетчиком 8 выбирается 1-й адрес, а вторым счетчиком 9 через вто рой элемент ИЛИ 37 выбирается второйблок 31 памяти. После записи только что принятого символа информации .в -ю ячейку памяти второго блока 31 памяти первый счетчик 8 устанавливается в состояние 1+1.Если в 1-ю ячейку памяти записан последний 45 символ третьего повторения команды, то в1+1-й ячейке находится первый символ первого повторения команды, записанной Зп тактов тому назад. Этот символ и поступает первым на выход второго блока 31 памяти.Дальнейшее поступление импульсов обработки на вход первого счетчика 8 последовательно выбирает+2 и-й адреса второго блока 31 памяти.Каждый раз после выбора и-го адресапереключается состояние второго счетчика 9 55. и через соответствуощие первый, второй итретий элементы ИЛИ 36 - 38 выбирается следующий из первого, второго и третьего блоков 30 - 32. После поступления на вы. 5 10 15 20 25 30 35 2нли третьего блока (30 - 32) памяти, а сигналы, поступающие на адресные входы первого, второго и третьего блоков 30 - 32 памяти, определяются состоянием первого счетчика 8. После окончания записи тактовый импульс частоты Г через первый элемент ИЛИ 0 изменяет наЪ состояние первого счетчика 8.В дал ьне йшем на счетн ы й вход третьего счетчика 16 через элемент И 1 и на счетный вход первого счетчика 8 через первый элемент ИЛИ 10 и элемент И 11 поступают импульсы с частотой обработки 1, которая выбирается из соотношения 1)ЗпГ, где Г - частота приема; п - число элементов кодовой комбинации команды управления.После подсчета п импульсов с выхода третьего счетчика 16 через второй дополнительный дешифратор 22 на тактовый вход распределителя 15 поступает сигнал (фиг. 2 ж), который переключает распределитель 15 последовательно во второе, третье и четвертое состояния. Сигналы первого, второго и третьего выходов распределителя 15 показаны на фиг. 2 г, д, е соответ. ственцо.При установке распределителя 1 5 в четвертое состояние сигнал (фиг. 2 г) с первого выхода распределителя 15 поступает на первый вход элемента И 11 и запрещает прохождение через него импульсов частоты обработки. Разрешение прохождения импульсов обработки происходит после установки исходного состояния распределителя 15 импульсом частоты Г приема. Таким образом, осуществляется формирование пачки Зп импульсов (фиг. 2 б), используемых для считывания Зп бит информации из первого, вто. рого и третьего блоков 30 - 32 памяти.Фход Зп импульсов первый счетчик 8 находится в состоянии вь 1 бора 1+1-гоадреса, а . второй счетчик 8 в состоянии выбора второ.го блока 31 памяти. Вслелствие этого обеспечивается последовательная запись вновь поступившей информации и последовательное считывание принимаемой информации.При этом первым считывается самый старый бит информации, а последним - только что записанный бит.Формируя пачку импульсов (фиг. 26), третий счетчик 16 (п) ца каждом такте приема начинает счет с первого состояния и, последовательно изменяя состояние входов блока 14 памяти эталонной комбинации, считывает эталонную комбинацию фазового пуска, которая поступает на блок 13 сравнения. На блок 3 сравнения также поступает информация, считанная из первого, второго и третьего блоков 30 - 32 памяти.Сигналы с выходов второго дополнительного дешифратора 22 управляют состоянием второго КЯ-триггера 24. На прямом выходе второго К 5-триггера 24 формируется сигнал управления (фиг. 2 в), который переключает устройство для приема трехкратно повторяемых команд управления на анализ комбинации фазового пуска (уровень 1 на фиг. 2 в) или на анализ информ а циоц ной части ком анды управления (уровень О на фиг. 2 в).Сигнал о несовпадении эталонной комбинации фазового пуска и принятой йнформации с выхода блока 13 сравнения поступает на счетные входы первого и второго дополнительных счетчиков 17 и 18, Второй дополнительйый счетчик 18 сбрасывается в О сигналом с второго Ю-триггера 24, который действует во время анализа информационных элементов команды. Если во время действия сигнала 1 (фиг. 2 в) на счетный вход второго дополнительного счетчика 18 не поступит ни одного импульса, то третий К 5-триггер 25 останется в исходном состоянии и на втором, первом и третьем входах второго дополнительного третьего элемента И 27 совпадут разрешающие сигналы с выхода распределителя 15 (фиг. 2 д) прямого выхода третьего Ю-триггера 25 и выхода элемента НЕ 28. Сигнал с выхода второго дополнительного элемента И 27 поступает на управляющий вход второго ключа 34, который замыкается и пропускает информационные элементы принимаемой команды, считываемой из первого, второго и третьего блоков 30 - 32 памяти на информационные входы анализатора 4 и регистра 5, Через дополнительный ключ 29, замкнутый по команде с выхода элемента НЕ 28, импульсы частотыпоступают ца счетный вход анализатора 4 и регистра 5. Если закон кодирования соответствует заданному, анализатор4 вырабатывает сигнал разрешения дешифрирования, который поступает ца дешифра тор б и разрешает лешцфрцрование принятой команды управления. Таким образом, осуществляется простой прием информации.Если при считывании информации цз первого, второго и третьего блоков 30 - 32 памяти с блока 13 сравнения, поступает сигнал о несовпадении эталонных и принимаемых элементов фазового пуска, то сигнал со второго дополнительцого счетчика 8 (с выхода младшего разряда) переключает третий К 8-триггер 25 в состояние 1, что приводит к цезамыканцю второго ключа 34 и далее к невозможности простого приема информационных элементов,5О Если во время сравнения элементов фазового пуска трех повторений с эталонными первый дополцительцый счетчик 17 насчитывает число, превышающее К, то через первый дополнительный дешифратор 19 и дополнительный элемент ИЛИ 20 ца Ь-вход первого К 5-триггера 21 импульс це поступает и лля мажоритарного считывания из первого, второго и третьего блоков 30 - 32 памяти информационных элементов всех трех пов 5 20 торений по сигналу с выхода первого дополнительного элемента И 26 (фиг. 2 з) замыкается первый ключ 33. На информационные входы анализатора 4 и регистра 5 поступаютинформационные символы команды, приэтом мажоритарный блок 2 производит мажо.ритарное сложение одноименных разрядов З 0 всех повторений. Далее прием и дешифрование команды происходит как описано, а первый дополнительный счетчик 17 сбрасывается в О коротким им пульсом частоты Р приема. В результате осугцествляется восстанОвление информационной части команЗ 5 ды управления методом мажоритарного суммирования.Число К выбирается такой величины, чтобы обеспечивалась максимальная вероятность приема комбинации фазового пуска при меньшей по сравнению с простым прце. мом вероятностью ложного вылелеция комбинации фазового пуска цз шумов. Если 40 анализируются случайные кодовые комбинации длиной гп символов, не являюгциеся комбинациями фазового пуска, то усредненное 45 число несовпадений стремится в пределе к величине 7-, причем К должно отвечать условию Ке.З. В то же время, если в пер 2вый, второй и третий блоки 30 - 32 памяти записаны не три, а только два повторения 50 трансформированной ком анды,команды или одно из трех повторений сильно искажено сгруппировавгцимися помехами, то число несовпадений при.анализе фазирующей комбинации может быть меньше К, 55Проведение мажоритарной обработки информации при этом нецелесообразно, та к как это может привести к ложному приемуФормула изобретения Поэтому предусмотрен второй более низкий порог, при котором запрещается мажоритарный анализ информационной части команды управления до тех пор, пока в первом, втором и третьем блоках 30 - 32 памяти не будут записаны все три повторения ко. манды. Этот порог реализован с использованием второго лополнительного счетчика 18, третьего дополнительного дешифратора 23 и лополнительцого элемента ИЛИ 20. Если второй дополнительный счетчик8 за время анализа одного из повторений команды (любого) насчитает число несовпадений 1, удовлетворяющее церавенству гс 1, то сигнал2 с выхода третьего дополнительного лешифратора 23 через дополнительный элемент ИЛИ 20 устанавливает первый К 5-триггер 21 в состояние, при котором первый дополнительный элемент И 26 запрещает мажоритарную обработку информационной части комацлы управления. Этим црелотвращается возможность ложного приема трансформированной команды управления. Устройство лля приема трехкратно повторяемых команд управления, содержащее послеловательцо соединенные блок элементов памяти входной информации, мажоритарный блок, блок ключей, регистр сдвига и дешифратор, последова",гльцо соединенные элементы И, первый элемент ИЛИ, первый и второй счетчики импульсов, а также анализатор колового признака, распределитель импульсов, третий счетчик импульсовблок элементов ИЛИ и второй элемент ИЛИ, первый вход которого подключен к первому входу мажоритарного блока, объединенные вторыг.входы и объединенные третьи входы мажоритарного блока и второго элемента ИЛИ. подключены соответственно к второму и третьему выходам блока элементов памяти входной информации, адресные входы которого подключены к соответствующим выходам разрядов первого счетчика импульсов, вхолы выбора ячейки памяти блока элементов памяти входной информации подключены к соответствующим выходам блока элементов ИЛИ, первые входы которого подключены к соответствующим выходам раз. рядов второго счетчика импульсов, первый вход и выхол,элемента И подключены соответственно к первому выходу распределителя импульсов и счетному входу третьего счетчика импульсов, второй вход первого эле, мента ИЛИ полключен к установочному входу распределителя импульсов и тактовому входу блока элементов памяти входной информации, информационный и тактовый вхолы и выход анализатора кодового признака 10 15 20 25 30 35 40 45 50 55. подключены соответственно к выходу блока ключей, тактовому входу регистра сдвига и разрешающему входу дешифратора, а выход второго элемента.ИЛИ подсоединен к второму информационцому входу блока ключей, причем информационный и тактовый входы блока элементов памяти входной информации, второй вход элемента И и выходы дешифратора являются соответственно информационным и тактовым входами, входом импульсов обработки и выхолами устройства, а блок элементов памяти входнои информации содержит первый, второй и третий блоки памяти, адресные вхолы, входы выбора ячеек памяти, объединенные информационные вхолы, объединенные тактовые вхОды и выходы которых являются соответственно адресными входами, входами выбора ячеек памяти, информационным и тактовым входами и первым, вторым и третьим выходами блока элементов памяти входной информации,.блок ключей содержит первый и второй ключи, информационный и управляющие входы которых являются соответственно первым и вторым информационными входами и первым и вторым управляющими входами блока ключей, выходы первого и второго ключей, объединенные через развязывающий элемент, являются выходом блока ключей, блок элементов ИЛИ содержит первый, второй и третий элементы ИЛИ, первые входы и объединенные вторые входы и выходы которых являются соответственно первыми входами, вторым входом и выходами блока элементов ИЛИ, отличающееся тем, что, с целью повышения помехоустойчивости приема команд управления, ввелены последовательно соединенные блок памяти эталонной ком-бинации, блок сравнения, первый дополнительный счетчик импульсов, первый дополнительный дешифратор, дополнительный элемент ИЛИ; первый КЯ-триггер к первый дополнительцый элемент И, выход которого подсоединен к первому управляющему входу блока ключей и второму входу блока элементов ИЛИ, последовательно соединенные второй дополнительный дешифратор, второй ЙБ-триггер, второй дополнительный счетчик импульсов, третий Ю-триггер и второй дополнительный элемент И, выход которого подсоединен к второму управляющему входу блока ключей, последовательно соединенные элемент НЕ и дополнительный. ключ, информационный вход и выход которого подключены соответственно к выходу элемента И и тактовому входу регистра сдвига, а также третий дополнительный дешифратор, при этом выходы разрядов третьего счетчика импульсов подсоединены к соответствующим входам второго дополнительного дешифратора и блока памяти эталонной комбинации, Й-вход третьего КЬ-триггера и тактовый вход распределителя импульсов под1385309 аП П Составитель В. ОрловРедактор Т. Парфенова Техред И. Верес Корректор М ДемчикЗаказ 1124/55 Тираж 660 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий13035, Москва, Ж - 35, Раушская наб., д. 4/5Производственно.полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ключены к соответствующему выходу второго дополнительного дегнифратора, второй и третий выходы распределителя импульсов подсоединены соответственно к вторым входам первого и второго дополнительных элементов И, третьи входы которых подключены к выходу элемента НЕ, вход которого объединен с обнуляющим входом первого дополнительного счетчика и,подключен к прямому рыходу второго ЙЯ-триггера, а вход установхи с первого дополнительного счетчика объединен с К-входом первого Ю.триггера и подключен к установочному входу распределителя импульсов, выход и входы третьего дополнительного дещифратора подключены соответственно к второму входу дополнительного элемента ИЛИ и соответствующим выходам разрядов второго дополнительного счетчика, счетный вход которого подсоединен к. выходу блока сравнения, вход которого подсоединен к выходу второго элемента ИЛИ.