Устройство для цикловой синхронизации цифрового видеомагнитофона

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 11 В 20/12, 27/ ОПИСАНИЕ ИЗОБРЕ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ЕНИ(54) УСТРОЙСТВО ДЗИ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ ЦИФРОВОГО ВИДЕОМАГНИТОФОНА(57) Изобретение относится к накопле.нию информации. Цель изобретенияповышение устойчивости сиг,ронизацииза счет повышения помехоустойчивостиадресных разрядов синхрогруппы. Выделение синхрослова в опознавателе 1синхрогруппы сопровождается откликомна его втором выходе в виде сигналадлительностью в.период тактовой частоты, Для подтверждения достовернос- соктицицоо ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ1377906 ти отклика производится проверка следующих за выделенным синхрословомкомбинаций символов на их соответствие разрешенному алфавиту адресовсинхроблока и сравнение декодированных комбинаций с опорным адресом.Если сравниваемые комбинации отличаются одна от другой на величинубольше допустимой, то на выходе элемента 15 сравнения формируется сигналошибки, поступающий на блок 12 памяти блока 7 управления. В блоке 12памяти сигнал ошибки контролируетсятолько на тех временных позициях, коИзобретение относится к накоплению информации, а именно к устройствам для цикловой синхронизации цифрового видеомагнитофона.Целью изобретения является повышение устойчивости синхроризации за счет повышения помехоустойчивости адресных разрядов синхрогруппы,На фиг. 1 приведена функциональная схема устройства для цикловой синхронизации цифрового видеомагнитофона; на фиг, 2 и 3 - временные диаграммы, поясняющие его работу,Устройство для цикловой синхронизации цифрового видеомагнитофона содержит опознаватель 1 синхрогруппы, подключенный входами к информационной шине 2 и первой 3 и второй 4 шинам тактовой синхронизации, первая из которых подключена к входу счетчика 5 импульсов, подсоединенного одним из выходов к второй шине 4 тактовой синхронизации и остальными выходами - к входам первого регистра 6, и подключенный выходом к входу блока 7 уп" равления, подсоединенного синхронизирунцим входом к второй шине 4 тактовой синхронизации, первым - третьим выходами через решающий блок 8 - к одной из выходных шин 9 и четвертым выходом - к другой из выходных шин 9, и содержащий первый 10 и, второй 11 счетчики импульсов и два блока 12 и 13 памяти, а также схему ИЛИ 14.Кроме того, устройство для цикловой синхронизации цифрового видеомагторые соответствуют местоположениюслов адреса синхроблока в предположении, что отклик опознавателя 1 синхрогруппы истинный. Вырабатываетсясигнал в блоке 12 памяти, по которому регистр 17 запоминает состояниена выходах регистра 6, а также разрешается записьв регистр 23 блока 8комбинаций символов, поступающих сблока 22 памяти, которые опознаныкак истинный адрес синхроблока, Сигнал с выхода элемента ИЛИ 26 разрешает запись этих комбинаций с регистра 23 в регистр 24, 1 з.п. ф-лы, 3 ил. нитофона содержит шину 15 опорного сигнала, подключенную к первым входам элемента 16 сравнения, второй регистр 17, включенный между выходами первого 5 регистра 6 и соответствующими выходными шинами 9, последовательно соединенные третий - шестой регистры 18 21, последний из которых подключен соответствующими входами к выходам 10 первого 6 и четвертого 19 регистрови выходами - к входам блока 22 памяти и элемента 16 сравнения, другие входы которого соединены с шиной 15 опорного сигнала, причем третий ре гистр 18 подключен входами к информационной шине 2 и первой шине 3 тактовой синхронизации, пятый регистр 20 соединен синхронизирующим входом с второй шиной 4 тактовой синхрониза ции, элемент 16 сравнения подключенвыходом к управляющему входу блока 7 управления, а второй регистр 17 подсоединен синхронизирующим входом к второму выходу блока 7 управления, при этом в блок 7 управления введены первый 12 и второй 13 блоки памяти и элемент ИЛИ 14, причем первый счетчик 10 импульсов, первый вход которого является входом блока 7 управле ния, синхронизирующий вход которогосоединен с вторым входом первого счетчика импульсов и соответствующим входом второго счетчика 11 импульсов, подключен выходом через первый блок 12 35 памяти, подсоединенный одним из входов к управляющему входу блока 7 управления, к первому входу элемента ИЛИ 14 и второму выходу блока 7 управления, а элемент ИЛИ 14 соединен выходом через второй счетчик 11 импульсов с входом второго блока 13 памяти, подсоединенного первым выходом к второму входу элемента ИЛИ 14, вторым выходом к первому выходу блока 7 управления и третьим выходом к четвертому выходу блока 7 управления, а соответствующий выход первого блока 12 памяти является третьим выходом блока 7 управления.Кроме того, решающий блок 8 содер жит последовательно соединенные первый 23 и второй 24 регистры, выход последнего из которых является выходом решающего блока 8 и подключен к входам сумматора 25, один из вхо дов которого соединен с вторым выходом блокауправления и с первым управляющим входом первого регистра 23, соединенного вторым управляющим входом с третьим выходом блока 7 уп равления, а выходы подключены к соответствующим входам второго регистра 24, соединенного управляющим входом через элемент ИЛИ 26 с первым и вторым выходами блока 7 управления, 30 а входы первого регистра 23 являются входами решающего блока 8Устройство для цикловой синхронизации цифрового видеомагнитофона работает следующим образом.Вьделение синхрослов осуществляется в опознавателе 1 синхрогруппы, на который воспроизводимые данные поступают по информационной шине 2, а импульсы воспроизводимой тактовой час тоты - по шине 3 тактовой синхронизации (фиг. 2 а). Счетчик 5 импульсов формирует импульсы тактовой частоты (Фиг, 2 б) делением частоты на число символов в словах воспроизводимых данных. Состояние на выходах счетчика 5 импульсов (фиг, 2 в) определяет местоположение первого символа адреса синхроблока, отмечаемое появлением на первом выходе опознавателя 1 синхрогруппы при вьделении синхрослова сигнала (Фиг. 2 г) длительностью в период тактовой частоты. В первом регистре 6 запоминается состояние счетчика 5 импульсов соответствующее моменЭ55 ту появления сигнала; Кроме того, выделение синхрослова в опознавателе 1 синхрогруппы сопровождается откликом на его втором выходе в виде сигнала длительностью в период тактовой частоты (фиг, 2 е, За). Этот отклик может быть как истинным, так и ложным. Поэтому с целью подтверждения достоверности отклика производится проверка следующих за вьделенным синхрословом комбинаций символов на их соответствие разрешенному алфавиту адресов синхроблока и сравнение декодированных комбинаций с опорным адресом. Для этого воспроизводимые данные по информационной шине 2 поступают на вход регистра 18 сдвига, на выходе которого имеются комбинации (Фиг, 2 ж). В четвертом 19 и пятом 20 регистрах эти комбинации переписываются с тактовой частотой и поступают в виде разрядной комбинации на вход регистра 21 сдвига. На его выходе Формируются комбинации, выбранные из входных разрядных комбинаций путем сдвига, величина которого определена состоянием выходов первого регистра 6. Эти выбранные (фиг.2 з) комбинации поступают на вход блока 22 памяти. Декодированные комбинации поступают на элемент 16 сравнения, на который также поступает опорный адрес синхроблока по шине 15 опорного сигнала.Если сравниваемые комбинации отличаются одна от другой на величину, большую допустимой, то на выходе элемента 16 сравнения формируется сигнал ошибки, поступающий на первый блок 12 памяти блока 7 управления. Кроме того, на входы первого блока 12 памяти блока 7 управления поступают сигналы с выхода его первого счетчика 10 импульсов. В первом блоке 12 памяти сигнал ошибки контролируется только на тех временных позициях, которые соответствуют местоположению слов адреса синхроблока в предположении, что отклик опознавателя 1 синхрогруппы истинный. Если на этих позициях сигнал ошибки отсутствует, то в первом блоке 12 памяти блока 7 управления принимается решение, что отклик опознавателя 1 синхрогруппы является истинным, и вырабатывается сигнал, по которому второй регистр 17 запоминает состояние на выходах первого регистра 6. Кроме того, этот сигнал разрешает запись в первый регистр 23 решающего блока 8 комбинаций символов, поступающих с блока 22 памяти, которые были опознаны какистинный адрес синхроблока. При этом на выходе элемента ИЛИ 26 решающего блока 8 появляется сигнал, разрешающий запись этих комбинаций с выхода первого регистра 23 во второй ре 5 гистр 24 решающего блока 8 и отключающий выходы сумматора 25 от входов второго регистра 24. Сигнал поступает на элемент ИЛИ 14 блока 7 управления, 10 вызывая появление на ее выходе сигнала, фазирующего второй счетчик 11,выходы которого поступают на входы второго блока 13 памяти блока 7 управления. Второй счетчик 11 импульсов 15 и второй блока 13 памяти блока 7 управления работают таким образом, что если очередной сигнал на первый вход элемента ИЛИ 14 не поступил, то через фиксированное количество тактов, равное количеству позиций в синхроблоке, на выходе второго блока 13 памяти появляется сигнал, поступающий на второй вход элемента ИЛИ 14 и вызывающий фазирование второго счетчика 11 импульсов блока 7 управления. Кроме того, с выхода блока 13 памяти блока 7 управления поступает еще два сигнала. Один из них вызывает появление сигнала на выходе элемента ИЛИ 26 решающего блока 8, разрешающего запись во второй регистр 24 комбинации символов с выходов сумматора 25 решающего блока 8, которые представляют собой адрес предыдущего синхроблока, увеличенный на единицу (фиг, Зб), Второй сигнал с выхода блока 13 памяти блока 7 управления является выходным сигналом синхронизации предлагаемого устройства (фиг. Зв) на выходной шине 9 синхронизации.формула изобретения1. Устройство для цикловой синхронизации цифрового видеомагнитофона, содержащее опознаватель синхрогруппы, подключенный входамик информационной шине и Первой и второй шинамтактовой синхронизации, первая из которых подключена к входу счетчика импульсов, подсоединенного одним из выходов к второй шине тактовой синхронизации и остальными выходами - к входам первого регистра, и подключенный выходом к входу блока управления,55 подсоединенного синхронизирующим входом к второй шине тактовой синхронизации, первым, вторым и третьим выходами через решающий блок - к однойиз выходных шин и четвертым выходом -к другой из выходных шин, и содержащий первый и второй счетчики импульсов и два блока памяти, а также схему ИЛИ, шину опорного сигнала, подключенную к первым входам элемента сравнения, о т л и ч а ю щ е е с я тем, что, с целью повышения устойчивости синхронизации за счет повышения помехоустойчивости адресных разрядов синхрогруппы, в него введены второй регистр, включенный между выходами первого регистра и соответствующими выходными шинами, последовательно соединенные третий, четвертью,пятый и шестой регистры, последнийиз которых подключен соответствующими входами к выходам первого и четвертого регистров и выходами - к входам блока памяти и элемента сравнения, другие входы которого соединены с шиной опорного сигнала, причем. третий регистр подключен входами к информационной шине и первой шине тактовой синхронизации, пятый регистр соединен синхронизирующим входом с второй шиной тактовой синхронизации, элемент сравнения подключен выходом к управляющему входу блока управления, авторой регистр подсоединен синхронизирующим входом к второму выходу блока управления, при этом в блок управления введены первый и второй блокипамяти и элемент ИЛИ, причем первыйсчетчик импульсов, первый вход которого является вхоцом блока управления, синхронизирующий вход которогосоединен с вторым входом первогосчетчика импульсов и соответствующимвходом второго счетчика импульсов,подключен выходом через первый блокпамяти, подсоединенный одним из входов к управляющему входу блока управления, к первому входу элемента ИЛИи второму выходу блока управления,а элемент ИЛИ соединен выходом черезвторой счетчик импульсов с входомвторого блока памяти, подсоединенногопервым выходом к второму входу элемента ИЛИ, вторым выходом к первомувыходу блока управления и третьимвыходом к четвертому выходу блока управления, а соответствующий выходпервого блока памяти является третьимвыходом блока управления,2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что Решающий