Формирователь центра тяжести импульсов

(51)4 И 04 Р 10/00 1,юТй, Ц 1 Ь 11 И )Г:.; ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(46) 15,02.88, Бюл. В 6 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЗ(56) Авторское свидетельство СССРУ 1129581, кл. 6 04 Р 10/00, 1983.(54) ФОРМИРОВАТЕЛЬ ЦЕНТРА ТЯЖЕСТИИМПУЛЬСОВ(57) Изобретение может быть использовано для определения временного положения центра тяжести импульсов.Цель изобретения - обеспечение стабильности определения временного положения центра тяжести импульсов вусловиях изменения температуры инапряжения питания. Формирователь содержит блок 8 интегрирования, линию9 задержки, формирователь 10 строба,компаратор 11, Р-триггер 15 и шины1, 2 и 3 информационную, измерительного строба и для установки в исходное состояние. Для достижения целив устройство введены элемент ИЛИ 12,регистр 13 последовательного приближения, цифроаналоговый преобразователь 14, шины 4, 5, 6 строба коррекции, запуска коррекции и тактовыхимпульсов, а также образованы новыефункциональные связи. 1 з.п. ф-лы,3 ил.1 13741Изобретение относится к импульсной технике, может быть использовано для определения временного положения центра тяжести импульсов и является до 5 полнительным к основному по авт. св. В 1129581.Целью изобретения является обеспечение стабильности определения временного положения центра тяжести им О пульсов в условиях изменения температуры, напряжения питания и автоматизации измерений.На фиг,1 представлена структурная схема формирователя центра тяжести импульсов; на фиг.2 - прйнципиальная электрическая схема блока интегрирования; на фиг.3 - временные диаграммы работы устройства.Формирователь центра тяжести им пульсов (фиг. 1) содержит информационную шину 1, шину 2 измерительного строба, шину 3 для установки в исходное состояние, шину 4 строба коррек" ции, шину 5 запуска коррекции, шину 25 6 тактовых импульсов, выходную шину 7, блок 8 интегрирования, линию 9 задержки, формирователь 10 строба, компаратор 11, элемент ИЛИ 12, регистр 13 последовательного приближения, 30 цифроаналоговый преобразователь (ЦАП) 14, П-триггер 15.Информационная шина 1 соединена с первым входом блока 8 интегрирования, первый выход которого соединен с линией 9 задержки, выход которой соединен с первым входом компаратора 11 и входом формирователя 10 строба, выход которого соединен с первым входом элемента ИЛИ 12, выход кото О рого соединен 2 с входом стробирования компаратора 11, выход которого соединен с информационным входом регистра 13 и С-входом триггера 15, 8-вход которого соединен с шиной 2 измерительного строба и входом стробирования блока 8 интегрирования, вход сброса в нуль которого соединен с шиной 3 установки в исходное состояние и К-входом П-триггера 15, выход Которого соединен с выходной шиной 7 формирователя, вход коррекции блока 8 интегрирования соединен с выходом ЦАП 14, вход которого соединен с выходом регистра 13, вход коррекции которого соединен с шиной 5 запуска коррекции, вход тактирования регистра 13 соединен с шиной 6 тактовых импульсов, второй вход эле 73 2мента ИЛИ 12 соединен с шиной 4 строба коррекции, второй вход компаратора 11 соединен с вторым выходом блока 8 интегрирования, 0-вход триггера 15 соединен с шиной нулевого уровня.Блок 8 интегрирования (фиг.2) содержит вход 16 сброса в нуль, информационный вход 17, вход 18 стробирования, первый и второй резисторы 19 и 20, первый полевой транзистор 21, первый биполярный транзистор 22, интегрирующий конденсатор 23, второй биполярный транзистор 24, третий резистор 25, второй полевой транзистор 26, четвертый резистор 27, третий биполярный транзистор 28, пятый шестой, седьмой резисторы 29, 30 и 31, первый выход 32, второй выход 33, вход 34 корректирующего напряжения, общую шину 35, шину 36 питания Ея.Вход 16 сброса в нуль соединен сзатвором первого полевого транзистора 21, исток которого соединен с первым входом конденсатора 23, затвором полевого транзистора 26 и коллектором транзистора 22, база которого через резистор 19 соединена с информационным входом 17 и коллектором транзистора 24, база которого черезрезистор 20 соединена с входом 18стробирования, эмиттер транзистора 24 соединен с общей шиной блока и первыми входами резисторов 25, 27 и 29,эмиттер транзистора 24 соединен с вторым входом резистора 25, исток полевого транзистора 26 соединен с вторым входом резистора 27 и базой транзистора 28, эмиттер которого соединен с вторым входом резистора 29, первым выходом 32 блока и первым входом резистора 30, второй вход которо" го соединен с вторым выходом 33 блока и первым входом резистора 31, второй вход которого соединен с входом 34 корректирующего напряжения, сток транзистора 21, второй вход конденсатора 23, сток транзистора 26, коллектор транзистора 28 объединены между собой и соединены с шиной 36 питания блока.Устройство работает следующим образом.Последовательность выполнения режима корректирования и режима определения центра тяжести задается по шинам 2-6 сигналами в логических уровнях. Источником таких сигналов в измерительной оптико-электронной систе 1374173450 55 ме является хронизатор, он же задает и частоту выполнения режима корректирования.Установка устройства в исходное состояние и сброс блока 8 в "0" осуществляется сигналом (фиг,За), поступающим на шину 3 в момент времени= 0 (фиг.З). Сигнал высокого логического уровня вызывает замыкание ключа на транзисторе 21 и напряжение на коллекторном выходе транзисторного интегрирующего каскада устанавливается близким к Е. С небольшими потерями в повторителях на транзисторах 26 и 28 напряжение с выхода интегрирующего каскада (фиг.Зж, кривая 1) поступает на первый выход 32 блока 8 интегрирующего каскада, связанного через линию 9 задержки с первым сигнальным входом компаратора 11. При этом на втором выходе 33 блока 11 отводе делителя на два, верхним концом соединенного с первым выходом 32 блока 11, имеется отличное от нуля напряжение (полагаем, что корректирующее напряжение еще не формировалось, или в результате изменения дестабилизирующих факторов величина коррек.тирующего напряжения требует изменения). Поскольку отвод делителя на два соединен с вторым входом компаратора 11, то напряжение на втором сигнальном входе Ботличается от напряжения на первом сигнальном входе Б на величину ЛБ. Укаэанное разностное напряжение должно быть сведено к нулю в режиме коррекции, который может выполняться по окончании установочного импульса.Строб режима коррекции, предшествующий сигналу запуска режима коррекции, в момент времени 1 (фиг.Зб) через элемент ИЛИ 12 поступает на стробирующий вход компаратора 11 (фиг.Зз) и разрешает его работу. В результате в момент времени Сна выходе компаратора 11 формируется сигнал уровня логической единицы, соответствующий случаю БП . Этот сигнал поступает на информационный вход регистра 13 последовательного приближения. Перепад "0-1" не является рабочим для триггера 15, установленного в момент времени С = 0 в нулевое состояние.После поступления строба на шину 4 в момент времени 1 на шину 5 поступает сигнал запуска режима коррек 10 15 20 25 30 35 40 45 ции нулевого уровня (фиг.Зв), устанавливающий по стартовому входу регистр 13 старший разряд в нулевое, а все остальные - в единичное состояние. Коду 011 на выходах регистра 13 соответствует напряжение 0/2, где Б - опорное напряжение, выбираемое из условий Брз Е.Поскольку для случая на фиг.З в результате возрастания Б ,рр стало ББ то в момент времени г. компаратор 11 формирует сигнал логического нуля (фиг.Зи) и в триггер 15 записывается нулевой сигнал с информационного входа, т.е. состояние триггера 15 не изменяется. Регистр 13 находится в исходном состоянии О 11 до окончания импульса запуска режима коррекции в момент времени С. По окончании импульса запуска регистр 13 осуществляет запись логических уровней, действующих на информационном входе регистра, по фронтам тактовых импульсов, начиная с момента времени С. Напряжение с выхода цифроаналогового преобразователя 14 поступает на вход 34 для корректирующего напряжения блока 8, изменяя величину напряжения Б,. Компаратор 11 сравнивает напряжения на сигнальных входах. Если Б,т У , то компаратор вырабатывает сигнал логической единицы, в противном случае - уровень логического нуля (фиг.Зи). Сигнал с выхода компаратора, поступая на информационный вход регистра 13, устанавливает старший разряд регистра 13 в состояние, соответствующее уровню сигнала на выходе компаратора 11 при действии фронта тактового импульса на шине 6. Одновременно следующий, более младший разряд регистра сбрасывается в нулевое состояние. Таким образом, установление корректирующего напряжения на входе 34 блока 8 производится по методу поразрядного взвешиванияПо окончании и тактов, где и - число разрядов регистра 13, действие сигнала на шине 4 строба коррекции прекращается в момент времени при этом разность напряжений на сигнальных входах компаратора 11 3 0 равнаф П 1 П -Под 2При поступлении измерительного строба длительностью Т, (фиг.Зд) на шину 2 в момент времени с, закрывает 374173ся транзисторный ключ на транзисторе 24 и сигнал с информационной шины 1 поступает в базу интегрирующего каскада, что вызывает соответствующее изменение потенциала на его выходе. В этот же момент времени , происходит установка триггера 15 в состояние "1" (фиг.Зк), т.е. формируется фронт выходного импульса. Через повторители 10 на транзисторах 26 и 28 выходное напряжение интегрирующего каскада (фиг.Зж, кривая 1) поступает на вход линии 9 задержки и на вход делителя напряжения на два на резисторах 30 и 31. Напряжение с отвода (выход 33) этого делителя (фиг,Зж, кривая 11) поступает на второй сигнальный вход. компаратора 11, на первый сигнальный вход которого посту пает напряжение с выхода линии 9 задержки (фиг.Зж, кривая 1), задержанное по отношению к сигналу, действующему на втором сигнальном входе компаратора. С выхода линии 9 задерж ки напряжение Б поступает также на вход формирователя 10 строба, который при уменьшении напряжения на его входе в момент временисрабатывает и формирует строб, который через эле мент ИЛИ 12 поступает на стробирующий вход компаратора 11, разрешая работу (фиг.Зз). Вследствие соответствующего неравенства входных сигналов компаратор 11 переходит в момент временив состояние 1". В момент времени35Якогда напряжения с выхода линии 9 задержки и выхода 33 блока 8 интегрирования сравниваются (фиг.Зж), происходит обратное переключение компа ратора 11, вызывающее переключение из "1" в "0" триггера 15 по его синхровходу, поскольку на информационном входе постоянно действует сигнал логического нуля.Таким образом формируется срез выходного сигнала формирователя, характеризующего центр тяжести вхоДного сигнала. Длительность Т(фиг.Зк) является временной координатой центра тяжести и сигнала, смещенной от начала измерительного строба на Импульсы, поступившие на информационную шину 1 формирователя после окончания измерительного строба, не 55 вызывают изменения выходного напряжения интегрирующего каскада, .лтак как замыкаются на общую шину через ограничительный резистор 19 и открытый ключ на транзисторе 24.В момент времени й происходит установка исходного состояния формирователя (сброс "О" блока 8) импульсом по шине 3 формирователя.Формула из обретения1. Формирователь центра тяжести импульсов по авт. св. У 1129581, о тл и ч а ю щ и й с я тем, что, с целью обеспечения стабильности определения временного положения центра тяжести импульсов в условиях изменения температуры, напряжения питания и автоматизации измерений, в него введены шина строба коррекции, шина запуска коррекции, шина тактовых импульсов, регистр последовательного приближения, цифроаналоговый преобразователь и элемент ИЛИ, первый вход которого соединен с выходом формирователя строба, шина строба коррекции соединена с вторым входом элемента ИЛИ, выход которого соединен со стробирующим входом компаратора, выход которого соединен с информационным входом регистра последовательного приближения, выход которого соединен с входом цифроаналогового преобразователя, выход которого соединен с входом для корректирующего напряжения блока интегрирования., шина запуска коррекции соединена с входом коррек- ции регистра последовательного приближения, тактовый вход которого соединен с шиной тактовых импульсов формирователя,2. Формирователь по п,1, о т л и - ч а ю щ и й с я тем, что блок интегрирования содержит два полевых транзистора, три биполярных транзистора, конденсатор, семь резисторов, причем вход сброса соединен с затвором первого полевого транзистора, исток которого соединен с первым входом конденеатора, затвором второго полевого транзистора и коллектором второго биполярного транзистора, база которого через первый резистор соединена с информационным входом блока и коллектором первого биполярного транзистора, база которого через второй резистор соединена с входом стробирования блока, эмиттер первого биполярного транзистора соединен с общей ши137 В.Кото оставит ехред А едактор Н.Швырка ектор авчук тяга Заказ 572/42ВНИИПИ Гопо делам113035, Моск Тираж 37 Подписноекомитета СССР дарственног изобретенийЖ, Рауш открытикая наб. Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная ной блока и объединенными первымивходами третьего, четвертого и пятого резисторов, эмиттер второгобиполярного транзистора соединен свторым входом третьего резистора,исток второго полевого транзисторасоединен с вторым входом четвертогорезистора и базой третьего биполярного транзистора, эмиттер которогосоединен с вторым входом пятого резистора, первым выходом блока и пер 4173 8вым входом шестого резистора, второйвход которого соединен с вторым выходом блока и первым входом седьмого 5резистора второй вход которого соеУдинен с входом подключения корректирующего напряжения, сток первого ивторого полевых транзисторов, второйвход конденсатора, коллектор третьего биполярного транзистора объединенымежду собой и соединены с шиной питания блока.