Устройство для измерения скорости изменения эдс статического преобразователя

(504 Н 0 08, Н 02 Н 7 1 О НИЕ ИЗОБРЕТЕНИЯ бъ венноеа А. Г. Бирфельд,болев8)(65) ктропривод ихонов О,Н. ие скоросте енцирование63. и Ци(изЛевидов В,А вирко Т.П, Изм мерительное де Стандарты, 197 ЛЯ ИЗМЕРЕНИЯ СКОРО СТАТИЧЕСКОГО ПРЕОБ(54) УСТРОЙСТВОТИ ИЗМЕНЕНИЯ ЭДРАЗОВАТЕЛЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ К А ВТОРСКОМУ СВИДЕТЕЛЬСТ(57) Изобретение относится к электротехнике, в частности к измерениямпараметров режимов работы статических (тиристорных) преобразователейв системах автоматического регулирования электроприводов, Целью изобретения является повышение быстродействия и упрощение при заданной точности. Эта цель достигается тем,что интегрирование напряжения преобразователя в первом интервале диск.ретности ведется с фактической поляр.ностью напряжения, а в следующем -с обратной полярностью. Результатинтегрирования эа время двух интервалов дискретности в течение третьего интервала дискретности запоминается и выдается в качестве результата измерения, 3 ил.13725 Изобретение относится к электротехнике и может быть использованодля измерения параметров режимов работы статических преобразователейв системах автоматического регулирования электроприводов, выполненныхпо схеме статический преобразователь - двигатель.Цель изобретения - повышение быстродействия и упрощение устройствапри заданной точности измерения.На фиг. 1 представлена блок-схемаустройства; на фиг. 2 - схема реализации пересчетной ячейки; на фиг.3 - 15пояснительные временные диаграммы,Устройство для измерения скоростиизменения ЭДС статического преобразователя содержит основной 1 и дополнительные 2 и 3 измерительные блоки, выполненные идентично в виде блока 4 управления и интегрирующего блока 5, Каждый из блоков 4 управлениясостоит из формирователя 6 импульсови пересчетной ячейки 7, Каждый интегрирующий блок состоит из первого 8и второго 9 входных ключей, входы которых образуют измерительный вход измерительных блоков 1-3, подключенныйк датчику напряжения статического пре образователя, а выходы первого ключа8 непосредственно, а второго ключа9 через инвертор 10 подключены к входу интегратора 11 с ключом 12 сбросаинтегрирующего кондесатора в нуль,выход которого подключен к входу выходного ключа 13, выход которого является выходом измерительных блоков1-3. Выходы блоков 1-3 объединенымежду собой и являются выходом устройства. Вход пересчетной ячейки 7каждого блока 1-3 является управляющим входом данного измерительногоблока, который подключен к выходусистемы импульсно-фазового управления (СИФУ) преобразователя,Первый выход ячейки 7 блока 1 подключен к управляющему входу ключа 8второй - к управляющему входу ключа9 и третий - к управляющемУ входуключа 13 и к входу формирователя 6.Первый выход ячейки 7 блока 2 подключен к управляющему входу ключа 9,второй - к управляющему входу ключа13 и к входу формирователя 6 и третий - к управляющему входу ключа 8.Первый выход ячейки 7 блока 3 подключен к управляющему входу ключа 13и к входу формирователя 6, второй -217к управляющему входу ключа 8 и третий - к управляющему входу ключа 9,Выход формирователя 6 каждого блока1-3 подключен к управляющему входуключа 12 соответствующего измерительного блока.В качестве пересчетной ячейки 7с числом возможных состояний, равныхчислу измерительных блоков, можетбыть использована кольцевая пересчетная схема либо сдвигающий регистр,в котором выход соединен с входом изаписана единица, либо она может состоять из счетчика импульсов, двоичный код которого с помощью дешифратора преобразуется в напряжение навыходах дешифратора, соответствующихкодам счетчика (фиг, 2).Устройство работает следующим образом.На вход каждого измерительногоблока подается напряжение преобразователя и последовательность импульсов, сформированная из импульсов СИФУ,с интервалом, равным интервалу дискретности преобразователя. На выходекаждого блока 1-3 в течение интервала дискретности действует измеренноезначение разности интегралов напряжений преобразователя за два предшествующих интервала,В качестве примера рассмотрим работу блока 1, которую иллюстрируетвременная диаграмма на фиг. 3,На диаграмме в верхней ее частипоказана ЭДС. 6-фазного преобразователя при изменении ее среднего значения от нуля до некоторой конечнойвеличины. При этом угол запаздываниязажигания вентилей преобразователяравномерно уменьшается в каждом интервале дискретности по закону90 о = 90 - п да(,где Л - приращение угла запаздывания зажигания;и - номер интервала дискретности, начиная с того, вкотором угол запаздыванияозажигания стал меньше 90;д, - приращение угла запаздывания зажигания в одноминтервале дискретности.При поступлении очередного импульса от СИФУ ячейка 7 переходит иэпредшествующего состояния в последующее, при этом сигнал логической единицы переходит с одного выхода наследующий. При переходе пересчетной3 13725 ячейки 7 блока 1 из третьего положения в первое с помощью формирователя 6 и ключа 12, его интегратор устанавливается в нуль. В блоках 2 и 3 установка интеграторов 11 в нуль проис 5 ходит соответственно при переходах ячеек из второго в третье и из первого во второе положения.После перехода ячейки 7,блока 1 в 10 первое положение бесконтактный ключ 8 включен, а ключи 9 и 13 отключены, Идет процесс интегрирования напряже-ния преобразователя. Напряжение на выходе интегратора показано пунктир ной линией. Импульс, поступивший от СИФУ на вход ячейки 7 и обозначающий окончание первого интервала дискретности в работе преобразователя, устанавливает единицу на втором выходе 20 ячейки 7, при этом открывается ключ 9, а ключ 8 закрывается, Через ключ 8 напряжение преобразователя поступает на интегратор 11 через инвертор 10 с обратной полярностью, Третий им пульс от СИФУ отключает ключ 9 и вклю. чает ключ 13. Входы интегратора 11 отключены, он переведен в режим запоминания, и его выходное напряжение поступает через ключ 13 на выход устройства.Четвертый импульс от СИФУ переводит ячейку 7 в первое положение, при этом формирователь 6 в момент перехода ячейки 7 из третьего положения в35 первое на короткое время открывает ключ 12 для установки интегратора 11 в нулевое состояние. Далее последовательность операций, реализуемая блоком 1 повторяется.40Блоки 2 и 3 работают аналогично первому, однако последовательность операций, реализуемая каждым следующим образом, начинается на один интервал дискретности позже, чем у пред шествующей.Такой порядок работы блоков обеспечивает выдачу сигналов скорости изменения ЭДС преобразователя в каждом интервале дискретности, При этом минимальное число блоков - три, а максимальное не ограничено, Соответственно числу используемых блоков выбирается число позиций ячеек 7. Так для четырех блоков должна быть выбрана 4-позиционная ячейка, для пяти - 5-позиционная и т.д. Устройство, состоящее из четырех блоков, может оказаться необходимым в том случае, ког 17да. для установки в нуль интеграторов11 потребуется время в пределах одного интервала дискретности. Устройствоиз пяти блоков потребуется в том случае, когда для установки в нуль интеграторов 11 необходимо время в пределах от одного до двух интерваловдискретности,Несмотря на то, что интеграторы 11интегрируют напряжения преобразователя, результатом интегрирования эадва интервала дискретности являетсяприращение ЭДС преобразователя, а ненапряжения. Это объясняется тем, чтоток в цеПи преобразователя эа времяинтегрирования изменяется очень мало (постоянная времени цепи, в которую включен статический преобразователь, обычно на порядок больше интервала дискретности преобразователя).Сигнал, пропорциональный скоростиизменения ЭДС преобразователя посленачала его измерения, получаетсяспустя два интервала дискретностипреобразователя, однако изменение самой скорости фиксируется спустя одининтервал дискретности,Таким образом, благодаря выдачерезультатов измерения скорости изменения ЭДС преобразователя в каждоминтервале дискретности повышаетсябыстродействие, а интегрирование ваналоговой форме упрощает устройство,Формула изобретенияУстройство для измерения скорости изменения ЭДС статического преобразователя, содержащее измерительный блок, измерительный вход которогопредназначен для подключения к датчику напряжения, состоящий из блока управления, выходы которого подключены к входам интегрирующего блока, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия и упрощения при заданной точности, оно снабжено по крайней мере двумя дополнительными измерительными блоками, блок управления всех измерительных блоков выполнен на формирователе импульсов, пересчетной ячейке с числом возможных состояний, равным числу измерительных блоков, а интегрирующий блок всех измерительных блоков выполнен на первом и втором входных ключах, образующих измерительный вход измерительного блока, выходы которых5 13725 один непосредственно, а другой через инвертор подключены к входу интегратора с ключом сброса интегрирующего конденсатора в нуль, выход которого5 подключен к выходному ключу, образующему выход измерительного блока, причем измерительные входы измерительных блоков объединены мекду собой, выходы измерительных блоков 1 О объединены между собой, входы пере- счетных ячеек, являющиеся управляющими входами измерительных блоков, объединены между собой и предназначены для подключения к выходу системы импульсно-фазового управления, выходы формирователей импульсов подключены к управляющим входам ключей сброса соответствующих измерительных блоков, первый выход пересчетной ячейки измерительного блока подключен к управляющему входу первого входного 17ключа, второй к управляющему входу второго входного ключа и третий к управляющему входу выходного ключа и к входу формирователя импульсов соответственно, первый выход пересчетной ячейки первого дополнительного измерительного блока подключен к управляющему входу второго входного ключа, второй - к управляющему входу выходного ключа и входу формирователя импульсов и третий - к управляюще. му входу первого входного ключа соот. ветственно, первый выход пересчетной ячейки второго дополнительного измерительного блока подключен к управляющему входу выходного ключа и входу формирователя импульсов, второй - к управляющему ходу первого входного ключа и третий - к управляющему входу второго входного ключа соответственно,1372517 Составитель В,ЖмуровТехред А.Кравчук Корректор, О.Кравцова Редактор Н,Яцола Заказ 494/50 Тирах 665 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская .наб д. 4/5