Способ распределения тока между параллельно включенными тиристорами

1365282 Устройство (фиг.1) работает следующим образом Изобретение относится к преобразовательной технике и может быть использовано для выравнивания температур полупроводниковых структур парал 6 лельно включенных тиристоров статического преобразователя.Цель изобретения - повышение надежности работы параллельно включенных тиристоров путем снижения скорости нарастания тока через них.На фиг.1 приведена блок-схема устройства, с помощью которого реализуется предлагаемый способ;на фиг,2 - временные диаграммы токов тиристоров; 16 на фиг.3,4,5 - примеры реализацииэлемента задержки, блока управления ключами и распределителя импульсовсоответственно.Устройство содержит генератор 1 20 импульсов управления, выход которого соединен с входами распределителя 2 импульсов и элементов 3-5 задержки, выходы которых через согласующие элементы 6-8 предназначены для подключения к управляющим электродам тиристоров, первый выход распределителя 2 импульсов подключен к входам управляемых ключей 9-11, а второй - к входам управляемых ключей 12-14, выходы 30 ключей 9 и 10 подключены соответственно к первому и второму входам элемента ИЛИ 15, выходы ключей 11 и 2 - соответственно к первому и второму входам элемента ИЛИ 16, а выходы клю- З 5 чей 13 и 14 - к первому и второму входам элемента ИЛИ 17, выходы элементов ИЛИ 15-17 - к первым управляющим входам элементов 3-5 задержки соответственно, вторые управляющие вхо ды которых соединены соответственно с выходами блоков 18-20 сравнения, первые входы которых подключены соответственно к выходам датчиков 21-23 среднего значения тока тиристоров, а вторые - соответственно к выходам датчиков 22, 23 и 21, выходы блоков 18-20 сравнения соединены также с входами компараторов 24-26 соответственно, выход компаратора 24 соединен с вторым входом блока 27 и первым входом блока 28 управления ключами, выход компаратора 25 - с вторым входом блока 28 и первым входом блока 29 управления ключами, выход компара- ВВ тора 26 - с первым входом блока 27 и вторым входом блока 29, первый и второй выходы блока 27 соединены с управляющими входами ключей 9 и 10 соответственно, первый и второй выходы блока 28 - с управляющими входами ключей 11 и 12 соответственно, а первый и второй выходы блока 28 - с управляющими входами ключей 13 и 14 соответственно.Каждый элемент 3-5 задержки (фиг.3) состоит из управляемого ключа 30, вход и выход которого является входом и выходом элемента задержки, компаратора 31, первый вход которого является вторым управляющим входом элемента задержки, и генератора 32 линейно нарастающего напряжения, пусковой вход которого является одновременно первым управляющим входом элемента задержки, Выход генератора 32 подключен к второму входу компаратора 31, выход которого в свою очередь подключен к управляющему входу ключа 30. Каждый из блоков 27-29 управления ключами (фиг.4) содержит два элемента И 33 и 34 и элемент НЕ 35, выход которого подключен к первому входу элемента 33. Вход элемента 35 и первый вход элемента 34 объединены и являются одновременно первым входом блока управления. Вторые входы элементов И 33 и 34 объединены и являются одновременно вторым входом блока управления, выходы элементов 33 и 34 являются соответственно первым и вторым выходами указанного блока.Распределитель 2 импульсов выполнен в виде кольцевого регистра на базе двух 0-триггеров 36 и 37 с динамическим управлением (фиг.5). Синхронизирующий вход триггеров 36 и 37 является одновременно входом распределителя 2 импульсов, а выходы - соответственно первым и вторым выходами распределителя 2 импульсов. Импульсы управления источника со ответственно через элементы 3-5 задержки и элементы 6-8, где они окончательно формируются, поступают на управляющие входы соответствующих тиристоров, отпирая их, Формирующиеся на выходе блоков 18-22 сравнения сигналы рассогласования, пропорциональные разности средних значений токов соответствующих тиристоров, поступая на вход компараторов 24-26, вызывают появление на их выходах логическихнуля (при отрицательном сигнале рассогласования) или единицы (при положительном сигнале рассогласования). Эти логические сигналы преобразуются блоками 27-29 управления ключами в сигналы, определяющие состояние ключей 9-14. В зависимости от состояния последних через элементы ИЛИ 15-17 на первый управляющий вход элементов 3-5 задержки поступают импульсы, синхронизированные с импульсами, вырабатываемыми источником 1, и следующие с частотой, в два раза меньшей частоты следования импульсов, вырабатываемых источником.Начиная с момента поступления импульса на первый управляющий вход элемента задержки при наличии положительного сигнала рассогласования, поступающего на его второй управляющий вход, осуществляется задержка импульса, выработанного источником 1, пропорциональная урсвню сигнала рассогласования. В результате работы устанавливается режим, при котором задержка включения осуществляется у всех, кроме наименее нагруженного током тиристора. Причем начало задержки включения каждого последующе, го тиристора сдвинуто на один период следования импульсов, выработанных источником 1. В частности, если без принудительного распределения ток первого тиристора больше, чем второго тиристора, и последнего больше, чем третьего тиристора, и эти токи имеют трапецеидальную форму, при работе устанавливается режим, при котором задержка включения осуществляется только у первого и второго тиристоров с периодичностью, в два раза превышающей период следования импульсов, вырабатываемых источником 1. Причем длительность задержки включения первого тиристора устанавливается больше, чем второго тиристора, и начала задержек включения данных тиристоров смещены на период следования импульсов, вырабатываемых источником 1. Средние значения токов тиристоров при этом равны, а мгновенные изменяются в соответствии с кривыми 38-40 (фиг.2). На каждом периоде следования импульсов тока задержка включения осуществляется только у одного тиристора. Поэтому скорость нарастания токаво включаемых без задержки тиристорах меньше чем в известном устройстве, где без задержки включается только один тиристор. Следовательно, в 10 меньшей степени проявляется эффектЙ 1./ЙС и повышается надежность работытиристоров. Включение с задержкойтиристора не приводит к проявлениюв нем эффекта д/ЙС, так как он про исходит при низком напряжении, определяемом прямым напряжением уже включившихся к этому времени тиристоров.Применение предлагаемого способа 20 позволит уменьшить проявление эффекта йх/ЙС в параллельно включенныхтиристорах и, как следствие, увеличить срок службы преобразователя.25 Формула из обретенияСпособ распределения тока междупараллельно включенными тиристорами,заключающийся в том, что на заданном 30 временном интервале измеряют значение контролируемого параметра, формируют сигнал рассогласования, пропорциональный отклонению измеренногозначения контролируемого параметраот заданного, и изменяют длительностьзадержки моментов подачи управляющихимпульсов на тиристоры пропорционально сигналу рассогласования, о т л ич а ю щ и й с я тем, что, с целью 40 повышения надежности работы параллельно включенных тиристоров путемснижения скорости нарастания токачерез них, в качестве заданного временного интервала принимают увеличен йый в и - 1 Раз период следованияимпульсов тока, где и - число параллельно включенных тиристоров, определяют тяристор, у которого значениеконтролируемого параметра минимально,а задержку момента подачи управляющих импульсов на остальные тиристорыосуществляют поочередно в каждый период следования импульсов тока у одного тиристора.1365282 фцг.5 Редактор И.Горна рректор С.Черни Заказ 6652/ дписное тиинаб., д. 4/5 я 4 Производственно-полиграфическое предп ород, ул. Проект и гВНИИПИ по д 113035, Составитель А.МеркуловаТехред М,Дидьк Тираж 665суда 11 ственного комитеам изобретений и открьосква, Ж, Раушская