Устройство для синхронизации системы управления вентилями -фазного преобразователя

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) 2 М 108 ЩЯДГИ1САН РЕТЕНИ четчик 6 начина выхода делител ечении полупери лемента И-НЕ 2 нулевое состоя,Г.Жемеровевитан, Н,С 8 Р 4 ельство 5/257, ьство С 7/00, 1 СИНХРОНИЗАЦИИЕНТИЛЯМИ шНО носится к ов частностиполупроводеобразователвляется снижимпульсов,из фаз сетиемента И-НЕ ас- ус ко ми ение 3 ВБ ригге остоя четчи ЦЖю ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ОРСНОМУ СВИДЕТЕЛЬ(54) УСТРОЙСТВО ДЛЯСИСТЕМЫ УПРАВЛЕНИЯГО ПРЕОБРАЗОВАТЕЛЯ(57) Изобретение отти электротехники,ройствам управлениявыми вентильными прЦелью изобретения яасимметрии выходныхчале периода однойпульсом с выхода эл 7 переводится в единичноее, а делитель частоты 5 и6 обнуляются, после чего т подсчет импульсов частоты 5По исда импульс с выхода ереводит триггер 7 ие, и подсчет импульсов прекращается. По ф нту импульса с выхода триггера 7, задержанного элементом 12 задержки на такт,производится запись информации с выхода счетчика 6 в регистр 1 О памятии счетчик 9, который осуществляетподсчет тактовых импульсов в обратном направлении и при равенстве еговыходного кода нулю формирует навыходе импульс, по которому информация с выхода регистра 1 О вновь записывается в счетчик 9. С приходомочередного импульса с выхода элемента 3 счетчик 6 сбрасывается в исходное состояние и начинает подсчет нового полупериода. После записи нового кода в регистр 10 и счетчик 9,последний формирует импульс в соответствии с вновь полученным кодом,т.е. устройство отслеживает изменение частоты напряжения сети, при этоасимметрия фазных напряжений влиянияна работу устройства не оказывает.2 ил.Изобретение относится к электротехнике, в частности к устройствамуправления полупроводниковыми вентильными преобразователями.Цель изобретения - снижение асимметрии выходных импульсов.На фиг. 1 представлена функцио,нальная схема предлагаемого устройства; на фиг2 - диаграммы, поясняющие работу устройства,Устройство содержит формирователь1 коротких импульсов в моменты перехода через нуль напряжения одной изфаз сети, выход которого подключен кпервым входам элементов И-НЕ 2 и 3,второй вход элемента И-НЕ 2 подключен к прямому выходу формирователя4 импульсов, соответствующих положительным полуволнам напряжения другой фазы сети, к инверсному выходукоторого подключен второй вход элемента И-НЕ 3, выход которого подключен к установочным входам делителя5 частоты и счетчика 6, а также кБ-входу ББ-триггера 7, к Б-входу которого подключен выход элемента И-НЕ2, генератор 8 тактовых импульсов,выход которого соединен со счетнымивходами делителя 5 частоты и счетчика 9, информационный вход которого через регистр 10 памяти подключен к выходу счетчика 6, счетный вход которого соединен с выходом элемента И-НЕ 11, первый вход которого соединен с выходом ВБ-триггера 7, а второй - с выходом делителя 5 частоты, выход ВБ- триггера 7 подключен также к входу элемента 12 задержки на такт, выход которого подключен к синхровходу регистра 10 памяти и первому входу блока 13 задержки и расширения импульса, выход которОго подключен к установочному входу счетчика 9, выход которого, в свою очередь, соединен с вторымвходом блока 13. При этом выходы элемента 12 задержки на такт и счетчика9 являются выходами устройства.Формирователь импульсов выполняет функцию нуль-органа с укорачиванием длительности импульсов и представляет собой, например, компаратор и одновибратор на В-триггере (не показаны), причем входом формирователя 1 являются инверсный вход компаратора,а выходом - выход одновибратора, соединенного входом с выходом компаратора.Формирователь 4 импульсов представляет собой, например, соединенные впоследовательно компаратор и инвертор(не показаны), Делитель 5 частоты импульсов реализован, например, на5счетчике, Элемент 12 задержки на тактпредставляет собой, например, одновибратор, реализованный на Р-триггере,Блок 13 задержки и расширения импульса выполнен, например, как последовательно соединенные двухвходовыйэлемент ИЛИ и элемент задержки натакт, реализованный на Б-триггере,причем входы элемента ИЛИ являютсявходами блока 13, а выход элементазадержки на такт - его выходом.Устройство работает следующим образом.На вход формирователя 1 импульсов поступает отфильтрованное напряжение 11 д одной из фаз сети, напримерфазы А, На выходе формирователя 1импульсов появляются короткие импульсы 11, (фиг, 2) длительностью в один2 б период импульсов тактовой частоты1 (фиг. 2). На вход формирователя4 импульсов поступает отфильтрованное напряжение Ц (фиг. 2) другойфазы, например фазы С. На его выходах формируются 180-градусные импульсы 1 и П (фиг. 2), которые поступают на первые входы элементов И-НЕ2 и 3 и служат условием выделенияимпульсов 11 и з (фиг. 2) на выходах указанных элементов, Импульс 11устанавливает в нулевое состояниеделитель 5 частоты импульсов, счетчик 6 импульсов и по Б-входу в состояние логической единицы триггер 7,На счетный вход счетчика 6 импуль"сов поступают импульсы П . с выходаделителя 5 частоты импульсов черезэлемент И-НЕ 11, При этом их периодв ш/2 раза больше периода тактовыхимпульсов 11 генератора 8 тактовыхимпульсов, поступающих на счетныйвход делителя 5. Через полпериода импульсом 11 по В-входу триггер 7 сбрасывается в нуль, запрещая подсчет импульсов счетчиком 6, который хранит50выходную информацию до прихода следующего импульса ЦПо фронту импульса Ц задержанного на один такт элементом 12 задержки, информация Ц с выхода счетчика 6 поступает в запоминающий регистр 10 откуда по каналу параллельной записи записывается на вход счетчика 9 по фронту импульса Ь, поступающего через второй вход блока 13з 13задержки и расширения импульса наустановочный вход параллельной записи счетчика 9. На счетный вход последнего поступают тактовые им 1 гульсы, Счетчик 9 уменьшает до нуля число, записанное из регистра 10. Приравенстве Выходногб кода 11 счетчи 9 лка 9 нулю на его выходе переполненияпоявляется импульс 11, который через9.гфблок 1 3 вновь записывает информациюиз регистра 1 0 в счетчик 9 . Блок 1 3формирует на выходе счетчика 9 импуль сы 11 длительностью в один такт .Процесс повторяется в течение одного периода сети . С приходом очередного импульса 1.1 счетчик сбрасывается в исходное состояние и начинаетгподсчет нового полупериода сети.После записи нового кода в регистр10 и счетчик 9 последний формируетимпульсы 1192 В соотВетстВии с Вновьполученным кодом, т.е. схема отслеживает изменение частоты напряжениясети, при этом асимметрия фазных напряжений влияния на работу устройстване оказывает, Выходными являются импульсы 11, и 13 . В системе управления9,гв течение периода сети используютсяодин импульс 11 и (ш) импульсовЦ, . Наличие ш-го импульса 11 на выхо 9 2де переполнения счетчика 9 определяется соотношением частот генераторатактовых импульсов и сети.При этом максимально возможнаяасимметрия выходных импульсов состав 360 . Гсляет Ь= ----о где 9, =( -1)Ф 1остаток при делении импульсов тактовой частоты 13 на ш/2,По сравнении с известным асимметрия выходных импульсов в предлагаемом устройстве снижена более чем вдва раза, так как максимальный остаток при делении тактовой частоты наш составляет о=(ш),652834 Формула изобретения Устройство для синхронизации системы управления вентилями ш-фазного преобразователя, содержащее формирователь коротких импульсов в моментыперехода через нуль напряжения од 5ной из фаз сети, генератор тактовыхимпульсов, выход которого подключенк счетным входам делителя частоты ипервого счетчика, информационный входкоторого через регистр, памяти соединен с выходом второго счетчика, выходпервого счетчика соединен с одним:входом блока задержки и расширенияимпульса, выход которого соединен сустановочным входом первого счетчика,о т л и ч а ю щ е е с я тем, что,с целью снижения асимметрии выходныхимпульсов, введены формирователь импульсов, соответствующих положительным полуволнам напряжения другойфазы сети, три элемента И-НЕ, ВБ 20триггер, элемент задержки на такт,причем выход формирователя короткихимпульсов в моменты перехода черезноль напряжения одной из фаз сети25 соединен с перВыми Входами перВого ивторого элементов И-НЕ, второй входпервого элемента И-НЕ подключен кпрямому выходу формирователя импульсов, соответствующих положительнымполуволнам напряжения другой фазысети, инверсный выход которого подключен к второму входу второго элемен.та И-НЕ, выход которого подключен кустановочным входам делителя частотыи второго счетчика и Я-входу ВБ-триг 35 1гера, В-вход которого подключен к выходу первого элемента И-НЕ, а выход -к первому входу третьего элементаИ-НЕ и входу элемента задержки на40 тактр второй вход третьего элементаИ-НЕ подключен к выходу делителя частоты, а выход - к счетному входувторого счетчика, выход элемента задержки на такт соединен с синхровхо45дом регистра памяти и вторым входомблока задержки и расширения импульса,при этом выходы элемента задержки натакт и первого счетчика являютсявыходами устройства, а делитель частоты выполнен с коэффициентом деления50 ш 2,1265283 Г,Составитель А.МеркулоРедактор И.Горная Техред М.Дицык рректор С,Пекма аказ 6652/52 Тираж 665 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, РаушПодписноекомитета СССРи открытийская наб., д. 4/5 роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4