Устройство для синхронизации вычислительной системы

)5 6 06 Г 1/04 НИЯ 2 ии, )-го ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ИСАНИЕ ИЗОБР К. АВТО РС К О МУ СВ ИДЕТ ЕЛ Ь СТВУ(71) Специальное конструкторское бюроПроизводственного обьединения "Коммунар"(56) Авторское свидетельство СССРМ 1149235, кл. О 06 Г 1/04, 1985,Авторское свидетельства СССРМ 1456942, кл. 6 06 Р 1/04, 1989;(54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ(57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано для синхронизации вычислительных систем, работающих в реальном масштабе времени. Целью изобретения является повышение достоверности. Устройство содержит генератор 1 тактовых импульсов, дешифратор 6, счетчики 2-4. сумматор 5, блок 7 анализа, делитель 8 частоты, триггер 9 и два элемента 10, 11 задержки, Устройство обеспечивает абсолютную компенсацию погрешности синхронизац накопленной в )-м цикле в течение (1+1 цикла, 6 ил,20 25 Изобретение относится к автоматике ивычислительной технике и может быть использовано для синхронизации вычислительной системы, работающей в реальноммасштабе времени.Цель изобретения - повышение достоверности функционирования.На фиг. 1 приведена функциональнаясхема устройства; на фиг, 2 и 3 - функциональные схемы блока анализа и делителячастоты соответственно; на фиг. 4 - временная диаграмма, иллюстрирующая поступление импульса синхронизации на входсинхронизации устройства при совпадениис импульсом частоты генератора; на фиг, 5- временная диаграмма работы блока анализа; на фиг. 6 - временная диаграмма работы делителя частоты.Устройство для сийхронизации вычислительной системы содержит генератор 1,счетчики 2-4 тактовых импульсов, сумматор5, дешифратор 6, блок 7 анализа, делитель8 частоты, триггер 9, первый 10 и второй 11элементызадержки, вход 12 кода синхронизации, вход 13 пуска, вход 14 синхронизации и выход 15,Блок 7 анализа включают триггеры 16 -18, элементы И 19-21, элементыИЛИ 22 и23, элемент НЕ 24, вход 25 записи, вход 26. установки, вход 27 синхронизации, вход 28установки, вход 29 ошибки и выходы 30 - 33,Делитель 8 частоты содержит вычитающий счетчик 34, триггер 35 и элемент И 36,а также информационные входы 37 и 38,вход 39 синхронизации, вход 40 разрешения, вход 41 установки и выход 42;Устройство работает следующим образом.Запуск устройства происходит по появлении на входе 13 пуска единичного сигнала, В произвольный момент времени, нообязательно до подачи на вход 13 пускаединичного сигнала на входы 12 кода синхронизации поступает код синхронизацииК-. равный произведению количества синхроимпульсов на каждом из выходов 15 синхронизации е течение одного периодасинхроиизирующих импульсов на входе 14устройства на количество выходов 15, т, е. где - количество импульсов на каждом из выходов устройства за один период синхроимпульсов на входе устройства;1. - количество выходов устройства.Таким образом, К,=п - номинальному количеству импульсов за один цикл работы . устройства на выходе делителя частоты. После этого делитель частоты начинает рабо 30 35 40 45 50 55 тать с коэффициентом деления Кд=2, так как на его первый и второй входы управления поступают соответственно единичный и нулевой сигналы с выходов блока 7 анализа, Так как в счетчике 4 записан нулевой код,поступающий на входы второй группы сумматора 5, то на выходы сумматора 5 выдается без изменения код синхронизации, поступающий на входы первой группы сумматора с выходов 12 кода синхронизации, Этот код поступает на входы информации счетчика 3 и по импульсу с выхода элемента 11 задержки, поступающему на вход записи счетчика 3 устанавливается нулевой сигнал,поступающий на вход управления блока 7 По каждому импульсу на выходе делителя 8 частоты, поступающему на С-вход счетчика 2, он изменяет свое состояние и сигналы с выходов этого счетчика через дешифратор 6 поступают на входы 15 устройства, Эти же импульсы с выхода делителя частоты поступают и на С-вход вычитающего счетчика записывается в него, При этом на выходе заема счетчика 3. в который записан код синхронизации, и по каждому из импульсов содержиг. ое счетчика уменьшается на единицу, Поскольку в счетчике 4 записан нулевой код, то на его выходе заема присутствует единичный сигнал, поступающий на вход ошибки блока 7, в результате чего на выходе частоты блока анализа отсутствуют импульсы частоты и счетчик 4 не изменяет своего состояния. 8 этом случае значение сигнала на выходе знака ошибки блока 7, поступающего на вход управления реверсом счетчика 4, безразлично.При поступлении второго после запуска устройства импульса на вход 14 синхронизации триггер 9 по его фронту устанавливается в исходное состояние. и на входе запрета делителя 8 частоты устанавливается нулевой сигнал, который запрещает прохождение импульсов на выход делителя, вследствие чего исключается возможность изменения состояния счетчиков 2 и 3 и записи в счетчик 4 искаженного кода. Затем задерживающий импульс с выхода элемента 10 задержки поступает на вход записи счетчика 4, на входы информации которого поступает код состояния разрядов с выхода вычитающего счетчика 3. Если в течение первого цикла работы устройства частоты генератора 1 сохраняла свое номинальное значение, то на входы счетчиков 2 и 3 должно было поступить и импульсов с выхода делителя 8 частоты, Следовательно, на каждом из Е выходов 15 устройства будет сформировано повыходных импульсов в счетчике 2 выполнит 1 полных циклов пересчета импульсов и придет в исходное состо(2): представляющая собой код суммарного ко личества импульсов, которое необходимо сформировать на выходах 15 устройства, в следующем цикле работы устройства. чтобы их суммарное количество зэ истекающий (второй) и последующий (третий) циклы ра боты равнялось 2 п, т. е. в среднем по и импульсов за цикл, По импульсу с выхода второго элемента 11 задержки число Л й записывается в счетчик 3. Так кэк в счетяние, а содержимое счетчика 3 станет равным нулю, Таким образом, по импульсу на входе записи счетчика 4 в него запишется опять нулевой код и дальнейшая работа устройства во втором цикле будет аналогична описанной.Если в течение второго цикла работы устройства частота генератора 1 увеличилась, то за один цикл работы на входы счетчиков 2 и 3 поступает (и+К) импульсов. После отсчета и импульсов счетчиком 3 его состояние становится равным нулю и на его выходе заема появляется единичный сигнал, поступающий на вход управления блока 7, а по (и+1)-му импульсу все разряды счетчика принимают единичное значение и сигнал на его выходе заема вновь становится нулевым, В дальнейшем по каждому им. пульсу на входе счетчика 3, начиная с (и+2)-го, из кода "Все единицы" вычитается по единице. Одновременно счетчик 2 продолжает пересчет импульсов.и на выходах 15 устройства формированы избыточные импульсы, общее количество которых равно К. В момент поступления синхроимпульса . нэ вход 14 устройства триггер 9 устанавливается в исходное состояние и нулевым сигналом на входе запрета делителя 8 частоты блокирует его работу, Так кэк на вход счетчика 3 поступило (и+К) импульсов, то его состояние отличается от нуля; и код, находящийся в счетчике, представляетсобой второй дополнительный код числа К, т. е.обратный код числа К, увеличенный на единицу. Этот код поступает нэ входы информации счетчика 4 и по импульсу с выхода первого элемента 10 задержки записывается в него; С выходов счетчика 4 второй дополнительный код числа К поступает нэ входы второй группы сумматора 5, на входы первой группы которого поступает код К=п.Прй сложении этих концов на выходе сумматора 5 получается разность между значением кода синхронизации и количеством избыточных импульсов чике 4 записан второй дополнительный код числа К, отличный от нуля, то на его выходе заема появляется нулевой сигнал, поступающий на вход ошибки блока 7. Тэк как нэ 5 вход управления этого блока в предыдущемцикле поступал единичный сигнал с выхода заема счетчика 3, то по импульсу на входе записи блока 7 на выходе знака ошибки устанавливается единичный сигнал, кото рый, поступая на вход реверса счетчика 4,переводит его в режим суммирования. Кроме того, на выходах управления блока 7 устанавливаются единичные сигналы, задающие коэффициенты делейия управля емого делителя 8 частоты КД=4. После окончания импульса с выхода элемента 11 задержки триггер 9 устанавливается в "1" и разрешает работу делителя 8 частоты, На выходе делителя появляется частота, в два 20 раза меньшая, чем при работе в предыдущем цикле, которая поступает на С-входы счетчиков 2 и 3 и вход синхронизации блока 7, Счетчик 2 производит пересчет импульсов, и на выходах 15 устройства появляются 25 выходные сигналыно частота йх измененияв два разаменьше нг мйинальной, Одновременно по каждому из этих импульсов содержимое счетчика 3 уменьшается на единицу, а на С-вход счетчика 4 поступают 30 импульсы с выхода частоты блока 7, причемчастота этих импульсов равна частоте на выходе делителя 8. Счетчик 4 по каждому из этих импульсов увеличивает свое содержимое на единицу и при поступлении на его 35 С-вход К-го импульса значение всех его разрядов становится равным нулю, э на выходе заема появляется единичный сигнал, который поступает на вход ошибки блока 7. После этого на втором выходе управления 40 этого блока появляется нулевой сигнал ипрекращается формирование импульсов частоты нэ выходе частоты этого же блока. Это приводит к тому чтосчетчик 4 остается в нулевом состоянии, а коэффициент деления 45 делителя 8 частоты становится равным номинальному (Кд 2) и дальнейшая работа устройства до конца цикла происходит .аналогично описанной. Таким образом, для компенсации положительной ошибки в те чение К периодов выходных импульсов делителя 8 частоты частота была в два раза меньше номинальной и за это время вместо К импульсов номинальной частоты было выдано К импульсов в два раза меньшей час тоты, т, е. в течение третьего цикла работыбыло сформировано Ь и= и- К выходных импульсов на вйходэх 15 устройства, что в сумме за предыдущий и текущий циклы составляет 2 и или в среднем по и импульсов5 10 15 20 40 45 50 55 за цикл. Так как счетчик 2 по окончании циклд работы, в котором была определена ошибка, не приводился в исходное состояние, то после поступления нэ его С-вход Лп "импульсов он должен установиться в исходное состояние к окончанию третьего цикла работы, если в процессе отработки . этого цикла не накойилось новой ошибки.Пусть в третьем цикле работы устройства частота генератора 1 уменьшилась. В этомслучае на выходах 15 устройства формируется меньшее количество импульсов п-гп) и после окончания третьего цикла в счетчике 3 находится число в, равное числу недостающих импульсов, выраженное в прямом коде, так как разряды счетчика 3 не йринимали нулевого состояния. Это приводит к тому, что в третьем цикле работы на. входе управления блока 7 единичный сигнал. не появляется и при поступлении импульса нэ вход 14 синхронизации в счетчик 4 записывается число пч, в счетчик 3- - чйсло Лп=-пф гп, на первом и втором выходах управления блока 7 устанавливаются нулевые сигналы. а нэ выходе знака ошибки - нулевой сигнал,После окончания импульса с выхода элт,.1 анта 11 задержки триггер 9 устанавли- вается в "1" и разрешает работу делителя 8 чпстоты, который начинает формировать на своем выходе частоту, равную частоте генератора 1, тэк как на его входы управления поступают нулевые сигналы и его коэффициент деления КД=1, Аналогично описанному по каждому из импульсов на выходе делителя в счетчике 3 происходит уменьшение содержимого на единицу, а счетчик 2 производит пересчет импульсов и на выходах 15 формируются выходные сигналы. На выходе частоты блока 7 формируются импульсы, частота которых в два раза меньше частоты на выходе делителя 8; по каждому из которых из содержимого счетчика 4 вычитается единица, поскольку на его вход управления реверсом поступает нулевой сигнал с выхода знака ошибки блока 7. определяющий его работу в режиме вычитания, После поступления на С-вход счетчика 4 гп импульсов его содержимое становится равным нулю. а на выходе заема устанавливается единичный сигнал, который поступает на вход ошибки блока 7. Поступление этого сигнала на блок 7 приводит к тому, что на его первом выходе устанавливается единичный сигнал, на втором выходе сохраняется нулевой сигнал. а на выходе частоты прекращается формирование импульсов и устанавливается единичный сигнал, После этого сигналы с выходов управления блока 7 поступают на одноименные входы делителя 8 частоты и устанавливают его коэффициент деления Кд=2, Дальнейшая работа устройства до конца цикла аналогична описанной. В итоге в течение четвертого цикла работы устройства на выходах устройства будет сформировано (и+го) импульсов и, если не произойдет накопления ошибки эа четвертый цикл работы, к окончанию цикла состояние счетчика 3 должно равняться нулю, счетчик 2, пересчитав-номинальное за четыре цикла работы 4 и количество импульсов, устанавливается в исходное состояние и дальнейшая работа устройства происходит аналогйчно описанной,Формула изобретенияУстройство для синхронизации вычислительной системь 1, содержащее генератор тактовых импульсов, делитель частоты, первый счетчик, дешифратор, причем выход генератора тактовых импульсов подключен к тактовому входу делителя частоты, выход которого соединен со счетным входом первого счетчика,-выход которото соединен с входом дешифратора, выход которого является информационным выходом устройства,о т л и ч а ю щ е е с я тем; что, с целью повышения достоверности функционирования устройства, в него введены двэ счетчика, сумматор. триггер, два элемента задержки, блок анализа,.причем первый вход сумматора соединен с входом кОда синхронизации устройства. второй вход и выход сумматора - соответственно с информационйым выходом второго счетчика и информационньл входом третьего счетчика,информационный выход которого соединен с информационным входом второго счетчика. вход пуска устройства подключен к входам начальной установки первого и третьего счетчиков и информационному входу триггера, выход делителя частоты соединен с синхровходами блока анализа и третьего счетчика. вход синхронизации устройства подключен к входу сброса триггера и через первый элемент задержки к входу разрешения второго счетчика, вхсду записи блока анализа и входу второго элемента задержки, выход которого соединен с синхровходом триггера, входом разрешения третьего счетчика, первым установочным входом блока анализа и установочным входом делителя частоты, прямой выход триггера соединен с входом разрешения делителя частоты, выход переполнения второго счетчика - с входом признака ошибки блока анализа. выход переполнения третьего счетчика - с вторым установочным входом блока анализа,..Гагарина, 101 3 2691 Тираж. ПодписноеВНИИПИ Государственного комитета по.изобретениям и открытиям при ГКНТ ССС113035, Москва, Ж, Раушская наб., 4/5