Адаптивное устройство для приема информации с удаленных рассредоточенных объектов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХ БЛИ 9 08 С 19 2 5 ПИСАНИЕ ИЗОБРЕТ ЕТЕПЬСТВ К АВТОРСКОМУ 21) 404087 (24-24(72) В. А. Хлобыстов,и В. М. Жижкин153) 626.398088.8)56) Тутевич В. Н.Энергия, 193, с. 246,Авторское свидетел879619, кл. 6 08 С 27В. П, Мори Телемехаиикрис. 12 - 2.ьство СССР19(28, 1980 УСТРОЙСТВО ДЛЯ ЦИИ С УДАЛЕНЧЕННЪХ ОБЪЕКАПТИВНОЕ А ИНФОРМ АССРЕДОТ бретение относится к изобретения - повьщ устройства и его уп я по каналам связи о ески поступает на ко поочередно подключ ерез линейный блок телемехани 1 ение быстророщецие. Инт п объектов ммутатор 33. аются комму к счетчику Лт,1; гг Ъ М ОСУДАРСТВЕННЫЙ КОМИТЕТ ССС О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ 54) АДПРИЕМНЫХ РТОВ57) Изке. ЦельдействияформацисцорадичКаналытатором 13. Канал, в котором обнаружена информация, подключается через один из свободных линейных блоков 3 - 3 и блоков приема и контроля 4, - 4, количество которых гпп к общему дешифратору 6. Занятость узлов 3 - Зи и блоков 41 - 4 т фиксируется в блоке памяти 8, а их взаимное соответствие номерам подключенных каналов - в блоке памяти 19. Результат дешифрования принятой информации с дешифратора 6 проходит в требуемую секцию блока отображения информации 12 через один из блоков элементов И 81 - 8 ю, который открывается сигналом, полученным в результате лешифрованця децгифратором 7 цомсра канала, хранящегося в соответствующей ячейке блока памяти 19. За счет сокращения количества линейных блоков лостцгается упрогцсцие устройства, использование послеловатсльцо- параллельного приема информации увеличивает его быстродействие. 1 ил.5 10 15 20 25 30 35 40 45 50 55 Изобретение относится к телемеханике и может найти применение в телеметрических системах, аппаратуре передачи данных.Цель изобретения - повышение быстродействия за счет параллельного и последовательного приема и упрощение устройства.На чертежеприведена функциональная схема устройства.Устройство содержит генератор 1 тактовых импульсов, распределитель 2 импульсов, первые линейные блоки З - 3, блоки 4 - 4 и приема и контроля, второй линейный блок 5, первый дешифратор 6, второй дешифратор 7, первую 81 - 8 м и вторую 9 - 9 фи группы элементов И, первый 101 - 1 Ое и второй 1 11 - 1 1 щ+1 блоки элементов И, блок 12 отображения информации, счетчик 13, третью группу элементов И 141 - 14 п, четвертую 151 - 15, пятую 161 - 16 к и шестую 17, - 17, группы элементов И, первый 18 и второй 19 блоки памяти, с первого по пятый элементы ИЛИ 20 - 24, элементы И 25 и 26, группу 271 в .27 еэлементов НЕ, элемент 28 задержки, регистр 29 сдвига, шифратор 30, первую 31 - 31 и и вторую 32 - 32 е группы элементов ИЛИ, коммутатор 33 и элемент НЕ 34.Устройство работает следующим образом.Из каналов связи на входы устройства спорадически поступает информация о состоянии п удаленных рассредоточенных объектов (только при возникновении изменений состояния объектов).Пусть структура сообшений от всех объектов выбрана одинаковой и для повышения достоверности приема информации применяются помехоустойчивое кодирование и информационная или решаюшая обратные связи. Процесс приема информации с объектов в устройстве разбивается на два этапа: поиск каналов с наличием информации от объектов и собственно прием и обработка сообщения. Каналы связи от объектов подключены к информационным входам коммутатора, осуществляюшего полнодоступную коммутацию каналов к группе линейных блоков 31 - 3 и отдельному линейному блоку 5. Линейные блоки 5 и 31 - Зщ сопрягают устройство с дуплексными каналами связи и выполняют преобразование сигналов: демодуляцию (прием) и модуляцию (передача) . С линейных блоков 31 - Зе, количество которых тп, принятые кодовые комбинации поступают на блоки приема и контроля 41 -- 4, в которых происходит регенерация кодовых посылок, тактовое и цикловое фазирование и проверяется соответствие комбинаций помехоустойчивому коду.Поиск каналов с наличием в них информации проводится с помощью приемного линейного блока 5, осуществляющего демодуляцию сигналов, и счетчика 13, При отсутствии изменений на объекте принимаются сигналы только одной полярности, соответствующие либо 1, либо 0. Появление информации связано с чередованием 1 и О. Поэтому в простейшем случае элемент 13 может быть выполнен по схеме счетчика выделенных фронтов принятых импульсов за установленный контрольный временной интервал. Работа блоков 4 - 4 е и селектора 13 информации обеспечивается тактовыми импульсными последовательностями, сдвинутыми по фазе одна относительно другой, которые формируются распределителем 2 из опорной тактовой последовательности генератора 1 тактовых импульсов. В зависимости от наличия или отсутствия информации в анализируемом канале счетчик 13 вырабатывает сигнал Есть информация или Нет информации. Оба эти сигнала объединяются элементом ИЛИ 21 и через элемент 28 задержки поступают на вход (сдвигающий) регистра 29 сдвига, а сигнал Есть информация, кроме того, поступает на первый вход элемента И 25. Регистр 29 сдвига кольцевой, количество ячеек в нем равно числу п каналов связи. Рассмотрим случай, когда информация в анализируемом канале не обнаружена и счетчик 13 сформировал сигнал Нет информации. Под действием сдвигаюшего импульса 1 в регистре 29 сдвига переносится в следующую ячейку и подготавливаются условия к подключению для анализа очередного канала связи. При этом импульс с одного из вторых выходов регистра 29 поступает на первые входы элементов И 171 в 17 и и через элемент ИЛИ 22 на первый вход элемента И 26. Вторые входы элементов И 161 - 16 управляются от и ячеек (триггеров) первого блока 18 памяти, в котором хранятся позиционные номера подключенных к линейным блокам 3 - Зц входов устройства, причем прием информации от какого-либо входа сопровождается отсутствием сигнала на выходе соответствуюшей ему ячейки блока 18 памяти и наоборот.Если рассматриваемый канал в данный момент времени уже подключен к одному из линейных блоков 3, - 3, на втором входе соответствуюшего этому входу элемента И сигнал отсутствует. Это приводит к отсутствию сигнала на выходах всех элементов И 161 16 и на входе элемента НЕ 34, подключенного к ним через элемент ИЛИ 23. Элемент НЕ 34 формирует сигнал, который поступает на второй вход элемента И 26. Совпадение сигналов на обоих входах элемента 26 сопровождается формированием этим элементом сигнала, который через второй элемент ИЛИ 21 и элемент 28 задержки поступает на сдвигающий вход регистра 29 сдвига, т.е. создаются1325546 зусловия для перехода к подключению и анализу следующего входа устройства.В случае, если рассматриваемый вход (канал) не подключен к какому-либо линейному блоку 3, - 3, с выхода соответствующего этому входу ячейки памяти блока 18 поступает сигнал на вторые входы элементов И 16 - 16. Совпадение двух сигналов на входах этих элементов приводит к формированию на выходе сигнала, который одновременно поступает на первый управляющий вход коммутатора 33 через элемент ИЛИ 23 и на соответствующий второй управ ляюший вход коммутатора через свой элемент ИЛИ 31 - 31. Благодаря этому, коммутатором 33 обеспечивается подключение данного канала связи к входу линейного блока 5 и счетчику 13. Элемент НЕ 34 при этом сигнала на своем выходе не формирует, и , таким образом, в течение интервала требуемого времени в подключенном канале происходит анализ наличия или отсутствия информации от объекта.Рассмотрим теперь ситуацию, когда счетчик 13 по истечении контрольного времени, зафиксировал наличие информации в канале. Импульсный сигнал Есть информация поступает через элемент ИЛИ 21 и элемент 28 задержки на сдвигающий вход регистра 29 сдвига, а также на первый вход элемента И 25. Второй вход элемента И 25 управляется сигналом с выхода элемента ИЛИ 24, который дает заключение о наличии или отсутствии в устройстве свободных линейных блоков 3, - 3 и блоков 4, - 4 щ приема и контроля. Для этого предназназначен второй блок 19 памяти, в гп ячейках которого в двоичном коде хранятся номера подключенных к узлам 3, - Зщ и блокам 4 - 4 фи каналов связи. Каждая ячейка блока 19 памяти содержитдвоичных элементов памяти, например триггеров, и позволяет записать в нее номер любого из п каналов связи в двоичном коде. С первых выходов ячеек памяти блока 19 информация о номерах этих каналов в параллельном коде по 1 шинам поступает на вторые входы вторых элементов И 9 - 9. Инверсные же выходы ячеек памяти блока 19 подключены к входам соответствующих элементов И 17 - 17 и, т.е. каждый элемент И 17 - 17 имеет 1 входов. При наличии свободных ячеек памяти в блоке 19 соответствующими элементами И 17 - 1 щ постоянно формируются сигналы, которые объединяются затем элементом ИЛИ 22,5 10 15 20 25 30 35 40 45 50 Пусть в блоке 19 памяти имеется хотя бы одна свободная ячейка, например первая. Формируемый элементом И 17 сигнал через элемент ИЛИ 24 поступает на второй вход элемента И 25, благодаря чему обеспечивается подача сигнала Есть информация на первые входы элементов И 15, - 15. На второй вход одного из элементов 15 - 15 в это время поступает сигнал с выхода регистра 29 сдвига, причем с той его ячейки, которая соответствует позиционному номеру только что опрошенного счетчиком 13 канала связи. В результате совпадения сигналов на обоих входах элементов 15, - 15 на выходе формируется сигнал, который производит следующие операции: в соответствующую ячейку блока 8 памяти записывается 1 - позиционный номер только что обнаруженного канала с информацией; через элемент ИЛИ 31, - 31 л подается импульс на соответствующий обнаруженному каналу второй управляющий вход коммутатора 33; с помощью шифратора 30 формируется в параллельном двоичном коде номер обнаруженного канала. С выхода шифратора 30 двоичный код номера канала по информационным шинам поступает на т 1 последовательно соединенных блоков элементов И 11, в 1-. Каждый блок 11, - 11, включает в себя 1 элементов И, первые входы которых являются информационными, а другие управляющие входы объединены и соединены через соответствующие элементы НЕ 27 - 27, с выходами элементов И 17, - 17 . Действующим сигналом с выхода элемента 17 через элемент НЕ 27, происходит запирание элемента И 11 в результате чего двоичный код номера канала не проходит через элемент 11, и соответственно не поступает в следуюгцие последовательно соединенные блоки 1 - 11 В то же время сигнал с выхода элемента 17, подается на объединенные первые входы 1 элементов И второго блока элементов И 10 - ОЙ . Двоичный код номера канала поступает параллельно на 1 информационных входов элемента И 10, и записывается через них в первую ячейку памяти блока 9. Кроме того, сигналы с выходных 5 шин блока 10 объединяются элементом ИЛИ 32, результируюший импульс с выхода которого затем поступает на соответствующий второй управляюший вход коммутатора 33. Одновременное поступление импульсов на управляющие входы коммутатора обеспечивает подключение обнаруженного канала с информацией к первому линейному блоку 3, и блоку 4 приема и контроля. По завершении коммутации канала задержанный сигнал Есть информация с выхода элемента 28 задержки сдвигаетв регистре 29 в следуюшую ячейку, тем самым подготавливая условия для определения наличия информации в очередном канале связи. Если в блоке 9 памяти первой из свободных является не первая, в какая-либо другая 1-я ячейка, то код двоичного номера канала с шифратора 30 проходит через блоки элементов И 11, 11- и открьпыйц-,ок э, . оптов И;О и записывается имс н 1-ю ячейку олока 19.Когда в блоке 9 памяти нет ни одной свободой ячейки, т.с. все линейныс блок 3 Зуже подклктчены к каналам связи, то па выходе элемента ИЛИ 24 сигнал отсутствует. Импульс Есть информация в этом случае проходит только через элемент ИЛИ 21 и элемент 28 задержки на сдвигающий вход регистра 29 и производит те же действия, что и сигнал Нет информации.После обнаружения информации в канале и подключения этого канала к одному из незанятых линейных блоков 3, - 3 начинает ся этап приема и обработки информации от объекта. Принятые из прямого канала сигналы после демодуляции поступают на соответствующий блок приема и контроля 41 - 4, а также на модулятор своего же линейного узла, с которого они посылаются на объект по обратному каналу (предполагается, что применяется информационная обратная связь). В случае правильного приема кодовые комбинации с блока 41 - 4 щ считываются параллельным кодом на общий дешифратор 6 с одновременной выдачей сигнала правильного приема на первые входы элементов И 91 - 9 щ и 14114 в. Для того, чтобы результат дешифрования отобразился в соответствующий объекту секции блок 2 отображения, устройство в этот момент определяет, какому каналу (объекту) принадлежит принятая информация. К вторым входам элементов И в каждом блоке 91 -- 9 тл нодклкчены шины, по которым с соответствующей ячейки блока 19 памяти поступает двоичный код номера канала связи. В момент подачи сигнала правильного приема код номера канала проходит через блок 91 - -9 и на второй дешифратор 7 и дешифрируется им. Выходной импульс дешифратора 7 действует на входыэлементов И 8, - 8. Через эти элементы результат дешифрования с выхода дешифратора 6 проходит на отображение в требуемую секцию блока 12.По окончании приема, обработки и отображения всех информационных кодовых комбинаций от Ьбъекта поступает служебная комбинация конца сообщения. При правильном приеме комбинация дешифрируется дешифратором 6 обычным образом и по специальному выделенному выходу элементов И 8, - 8 соответствующий ей импульс стирает позиционный номер канала от объекта в ячейке блока 18 памяти и двоичный номер этого канала в ячейке блока 9 памяти. Последнее осуществляется за счет прохождения импульса через элемент ИЛИ 20 и тот элемент И элементов И 14, - 14 и, на другой вход которого в этот момент действует сигнал правильного приема. Очистка ячеек в блоках 18 и 19 памяти означает, что только что занятые приемом инфор мании линейный блок 31 - 3и блок 41 - 4 приема и контроля освободились и могут использоваться для подключения к другому каналу связи, в котором обнаружена информация.Экономия оборудования в предлагаемом устройстве, по сравнению с известным, достигается за счет сокращения примерно в пгп+1) раз количества линейных блоков и блоков приема и контроля, которые имеют большой удельный вес в общих затратах электронного оборудования. 510 Формула изобретения Адаптивное устройство для приема информации с удаленных рассредоточенных объектов, содержащее генератор тактовых импульсов, выход которого соединен с входом распределителя импульсов, первые линейные блоки, выходы которых соединены с первыми входами соответствующих блоков приема и контроля, первый дешифратор, выход которого соединен с первыми входами элементов И первой группы, первые выходы которых соединены с соответствую щими входами блока отображения информации, и первый блок памяти, отличающееся тем, что, с целью повышения быстродействия за счет параллельного и последовательного приема и упрощения устройства, в него введены коммутатор, второй линей ный блок, счетчик, второй блок памяти, второй дешифратор, шифратор, элементы ИЛИ, руины элементов И, элемент НЕ, элемент задержки, регистр сдвига, элементы И и группа элементов НЕ, первые и второй выходы коммутатора соединены соответственно с входами соответствующих первых линейных блоков и второго линейного блока, выход которого соединен с первым входом счетчика, выходы распределителя импульсов соединены с вторыми входами счетчика 40 и соответствующих блоков приема и контроля, первые выходы которых соединены с входом первого дешифратора, вторые выходы каждого блока приема и контроля соединены с первыми входами одноименных элементов И второй и третьей групп, выходы элементов И второй группы соединены с соответствующими входами второго дешифратора, выходы второго дешифратора соединены с вторыми входами соответствующих элементов И первой группы, вторые выходы которых соединены с соответствующими первыми входами первого блока памяти и входами первого элемента ИЛИ, выход которого соединен с вторыми входами элементов И третьей группы, выходы которых соединены с соответствующими 55 первыми входами второго блока памяти,первые выходы которого соединены с вторыми входами соответствующих элементов И второй группы, первый выход счетчика1325546 Составитель В. БородинРедактор Н. Лазаренко Техред И. Верес Корректор М. ПожоЗа каз 3114/48 Тираж 543 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж - 35, Раушская наб., д. 45Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 соединен с первым входом второго элемента ИЛИ, второй выход соединен с вторым входом второго элемента ИЛИ и первым входом первого элемента И, выход которого соединен с первыми входами элементов И четвертой группы, выход второго элемента ИЛИ через элемент задержки соединен с входом регистра сдвига, первые выходы которого соединены с вторыми входами элементов И четвертой группы, вторые выходы регистра сдвига соединены с соответствующими первыми входами элементов И пятой группы и входами третьего элемента ИЛИ, выход которого соединен с первым входом второго элемента И, выход которого соединен с третьим входом второго элемента ИЛИ, выходы элементов И четвертой группы соединены с входами шифратора, первыми входами соответствующих элементов ИЛИ первой группы и вторыми входами первого блока памяти, выходы которого соединены с вторыми входами соответствующих элементов И пятой группы, выходы которых соединены с входами четвертого элемента ИЛИ и вторыми входами соответствующих элементов ИЛИ первой группы, выход четвертого элемента ИЛИ соединен с первым управляющим входом коммутатора и через первый элемент НЕ с вторым входом второго элемента И, выходы элементов ИЛИ первой группы соединены с соответствующими вторыми управляющими входами коммутатора, выход шифратора соединен с первыми входами первых элементов И первого и второго блоков эле ментов И, первый вход каждого последующего элемента первого блока элементов И соединен с выходом предыдущего элемента И, выходы элементов НЕ группы соединены с вторыми входами одноименных элементов И первого блока элементов И, выходы элементов И второго блока элементов И соединены с соответствующими вторыми входами второго блока памяти и через соответствующие элементы ИЛИ второй группы с соответствующими третьими управляю шими входами коммутатора, вторые выходы второго блока памяти соединены с входами соответствующих элементов И шестой группы, выходы которых, кроме последнего, соединены с соответствующими первыми входами пятого элемента ИЛИ, вторыми входами соответствующих элементов И второго блока элементов И, с входами элементов НЕ группы, выход последнего из элементов И шестой группы соединен с вторым входом последнего элемента И второго блока памяти и вторым входом пятого элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, информационные входы коммутатора являются входами устройства.