Устройство для асинхронного сопряжения цифровых потоков

.Зенки кин М.А.ачи информа 1982,ство СССР5/06, 1975. ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) УСТРОЙСТВО ДЛЯ АСИНХРОННОГО СОПРЯЖЕНИЯ ЦИФРОВЫХ ПОТОКОВ(57) Изобретение относится к вычислительной технике и может быть использовано в цифровых системах передачиданных для сопряжения источника информации с каналом связи. Целью изобретения является упрощение устройства и повьппение его надежности путемсовмещения функций асинхронного со.пряжения и перезаписи информации водном запоминающем блоке. Цель дости 0 4 С 06 Р 3/00, С 08 С 15/06, Н 04 1, 7/04 гается тем, что в устройство, содержащее фазовый компаратор 1, триггер 2 команд, блок 3 синхронизации, распределитель 4 записи и оперативный запоминающий блок 5, введены два регистра сдвига и коммутатор сигналов. В оперативном запоминающем блоке 5 совмещаются функции асинхронного сопряжения и формирования выходного сигнала непосредственно на отводимых для передачи временных позициях канала связи. Кроме этого, устройство позволяет передавать дополнительно низкочастотную информацию на позициях стаффинга без использования дополнительной несущей, что повышает его а функциональные возможности. Устройство может обеспечить также некоторое снижение остаточных фазовых флуктуаций по сравнению с прототипом за счет С сравнения на фазовом компараторе "гладких" последовательностей и фор- й мирования более точной аппроксимации действующего сигнала расстройки триггером команд. 2 ил.ФВВ 4Изобретение относится к вычислительной технике и электросвязи и может использоваться в передатчиках цифровых систем передачи, использующихметод двустороннего стаффинга с двухкомандным управлением.Цель изобретения - упрощение устройства и повышение его надежностиза счет совмещения функций асинхронного сопряжения и перезаписи информации на отводимые позиции каналасвязив одном оперативном запоминающем блоке,На Фиг. 1 представлена блок-схемаустройства; на Фиг. 2 - функциональная схема распределителя записи.Устройство содержит (фиг. 1) Фазовый компаратор 1, триггер (формирователь) 2 команд, блок 3 синхронизации, распределитель 4 записи, оперативный запоминающий блок 5, регистры 6 и 7 сдвига и коммутатор 8 сигналов.Распределитель 4 записи (фиг. 2) 25содержит последовательно соединенныеуправляемый делитель 9 частоты, первый и второй делители 10 и 11 частоты, первый и второй элементы И 12и 13, элементы ИЛИ 14 и И-НЕ 15. 30Устройство содержит также выходы 16-19 распределителя 4 записи,выходы 20-25 блока 3 синхронизациии выход 26 триггера 2.Устройство работает следующим об 35разом,Вводимый информационный сигнал исопровождающий его хронирующий (тактирующий) сигнал поступают на входырегистра 6, в котором информационный сигнал преобразуется в параллельную форму и в таком виде поступает на информационные входы оперативного запоминающего блока 5, выполненного в виде многоцелевого регистрас раздельной адресацией записи и считывания информации. Процессом записи информации управляет распределитель 4, вырабатывающий на своем выходе 16 необходимые сигналы. Непосредственно запись информации осуществляется в момент действия тактового импульса на выходе 17 распределителя 4.Считывание информации из оперативного запоминающего блока 5 осуществляется по сигналам от блока 3, формирующего на адресных входах считыва ния оперативного запоминающего бло-. ка 5 сигналы, соответствующие предоставляемым в канале связи тактовымпозициям, Считанный из оперативногозапоминающего блока 5 сигнал в параллельной форме с помощью регистра 7преобразуется в последовательнуюФорму по управляющему сигналу, формируемому на выходе 22 блока 3. Такимобразом, на выходе регистра 7 Формируется выходной сигнал, занимающийотведенные в канале связи временныепозиции без дополнительной перезаписи,Выравнивание скоростей вводимого потока и синхронной несущей, а также передача команд управления и заполнение позиций стаффинга осуществляются с помощью фазового компаратора 1, формирователя 2 и коммутатора 8, Фазовый компаратор 1 производит сравнение фаз субгармоники чаевтоты вводимого потока и соответствующей субгармоники импульсной несущей, вырабатываемой на выходе 23 блока 3, В качестве субгармоники частоты вводимого сигнала используется соответствующий адресный сигнал записи информации в оперативном запоминающем блоке 5. Номинальные значения сравниваемых Фазовым компаратором 1 частот равны, однако ввиду их несинхронности в произвольный момент времени может действовать расстройка любого знака. Границы действующей расстройки определяются допусками на стабильность сравниваемых частот. По результатам сравнения сигналов Фазовый компаратор 1 вырабатывает сигнал, поступающий на вход формирователя 2. Формирователь 2 вырабатывает один иэ двух логических уровней - команду управления поокончании позиции стаффинга, вырабатываемой блоком 3.В представляемом для передачи информации канале связи при двустороннем стаффинге все отводимые позиции образуют основной и дополнительный каналы. В основном канале передается вводимый асинхронный сигнал, а в дополнительном - передаются помехозащищенные (состоящие из нескольких бит) команды управления и выделяется циклически следующая позиция "вставки . При этом позиции дополнительного канала в предоставляемом канале связи равномерно распределены3 1312 с целью повышения помехоустойчивости к сосредоточенным помехам.Выравнивание скоростей вводимого потока и отводимой несущей основного канала осуществляется с помощью пози ции вставки, В случае, если в отдельном цикле скорость вводимого потока превышает скорость основного канала, на позиции вставки передается бит информации вводимого потока, в противном случае близкая по времени позиция к позиции вставки основного канала и сама позиция вставки являются "балластными", т.е. не несут информации вводимого потока, Каждая из 15 указанных ситуаций сопровождается передачей соответствующей команды управления на отведенных позициях дополнительного канала. В тех циклах, в которых позиция вставки является балластной, на ней может быть организована передача дополнительной низкочастотной информации.Заполнение информацией равномерно25 следующих позиций дополнительного канала осуществляется в .коммутаторе 8 по управляющим сигналам выходов 18 и 19 распределителя 4 и формирователя 2. На позициях основного канала и на позициях вставки, используемой для передачи основной информации, . на выход коммутатора 8 проходит вводимый сигнал с регистра 6. На позициях, отведенных для передачи команд управления, на выходе коммутатора 8 действует логический уровень с.выхода формирователя 2, а на позициях вставки, не использующихся для передачи основной информации, на выход коммутатора 8 поступает сигнал второ. го информационного входа. Таким образом, в оперативный запоминающий блок 5 записывается вся информация, следующая как в основном, так и в дополнительном каналах.45Блок 3 синхронизации является блоком общего назначения, в состав которого входят задающий генератор, делители частоты и формирователи необходимых импульсных позиций. На выходе50 25 формируется позиция вставки, следующая с частотой циклов асинхронного ввода, на выходе 24 действует короткий фазирующий импульс, также следующий с частотой циклов асинхронно 55 го ввода. На выходе 23 действует импульсная последовательность с частотой, номинально равной частоте на первом входе фазового компаратора 1. На выходе 21 действуют тактовая последовательность канала связи, а на выходе 22 - тактовая последовательность с частотой в и раз ниже, где ив разрядность слова оперативного запоминающего блока 7. Адресные сигналы на выходе 20 блока 3 формируются в соответствии с выделяемыми для передачи позициями канала связи.Распределитель 4 записи для рассматриваемого примера работает следующим образом (Фиг, 2)На вход цепочки делителей 9 - 11 поступает хронирующий сигнал вводимого потока. Коэффициент деления управляемого делителя 9 равен числу информационных разрядов слова оперативного запоминающего блока 5, а общий коэффициент деления т всего делителя - емкости памяти оперативного запоминающего блока 5 (в данном примере пусть п=4, ш=32). На выходе элемента И 12 Формируется тактовая последовательность записи информации в оперативный запоминающий блок 5, Коэффициент деления делителя 1 О равен 4, второго делителя 11 частоты - 2. Импульсом с выхода 24 блока 3,впроизводится фазировка делителя 11 частоты по его установочному входу один раз эа цикл асинхронного ввода. Адресные сигналы записи информации снимаются с выходов делителей 10 и 11. Коэффициент деления делителя 9 уменьшается на единицу при Формировании позиции дополнительного канала (в данном примере зто каждая 16-я позиция) путем подачи на управляющий вход делителя 9 сигнала с элемента И 13.При этом за счет появления управляющего сигнала на соответствующем входе, коммутатор 8 подключает кинформационному входу сигнал с выхода формирователя 2 команд, т.е. в соответствующую ячейку оперативного запоминающего блока 5 записывается очередной символ текущей команды. За полный цикл асинхронного ввода таким образом будут вписаны все символы команды. При поступлении по входу 25 сигнала позиции вставки на входы элементов ИЛИ 14 и И-НЕ 15 в зависимости от значения очередной команды формирователя 2 управленйя на входе 26, на выходе элемента И 13 появятся либо два подряд следующих управляющихимпульса, либо не появится ни одногоВ первом случае коммутатор 8 сигналов пропустит на свой выход сигналвторого информационного входа, а вовтором случае - вводимый цифровойпоток, действующий на его первом инФормационном входе, и таким образомна позиции вставки и близкой к нейпозиции основного канала будут вписаны сигналы от основного или допол-.нительного информационных выходовисточника информации.На приемной станции для уменьшения объема оборудования также можетиспользоваться принцип, аналогичныйпредложенному, т.е. сигнал введенного потока непосредственно на принятых позициях вписывается в оперативный запоминающий блок, а считываниепроизводится по сигналам соответствующего распределителя считывания,управпяемого тактовой частотой, вырабатываемой генератором с ФАПЧ,однако может использоваться и одноиз известных устройств. Синхронизация цикла асинхронного ввода связана с общим циклом полного Формируемого потока и осуществляется с помощью группового устройства цикловойсинхронизации,формула изобретенияУстройство для асинхронного сопряжения цифровых потоков, содержащее оперативный запоминающий блок, вход адреса записи которого соединен с первым выходом распределителя записи и перВым входом фазового компаратора, выходом подключенного к информационному входу триггера команд, и блок синхронизации, о т л и ч а. ющ е е с я тем, что, с целью упрощения устройства и повьш 1 ения его надежности за счет совмещения Функций асинхронного сопряжения и перезаписи информации на отводимые позиции канала связи в одном оперативномзапоминающем блоке, в устройствовведены два регистра сдвига и коммутатор сигналов, причем первый инФормационный вход коммутатора сигналов соединен с выходом первого регистра сдвига, группа выходов которого и выход коммутатора сигналовподключены к информационному входу10 оперативного запоминающего блока,тактовый вход и адресный вход считывания которого соединены соответственно с вторым выходом распределителя записи и первым выходом блокасинхронизации, информационный выхоц - с информационным входом второго регистра сдвига, выход которого является выходом устройства дляподключения к информационному входу20 канала связи, а тактовый вход и входразрешения соответственно соединены с вторым и третьими выходами блока синхронизации, четвертый и пятый25выходы которого подключены соответственно к второму входу фазового компаратора и ус.тановочному входу распределителя записи, синхрониэирующий вход которого подключен к шестому выходу блока синхронизации и синхровходу триггера команд, выходомсоединенного с управляющим входомраспределителя записи третий и четвертый выходы которого и выход триггера команд соединены с управляющим35 входом коммутатора сигналов, а тактовый вход является входом устройства для подключения выхода сигналасопровождения данных источника информации и соединен с тактовым входомпервого регистра сдвига, информационный вход которого и второй информационный вход коммутатора сигналовявляются соответствующими входами45устройства для подключения ос -новного и дополнительного инфор -мационных выходов источника информации,1312556 да нпмпаратор 1 фиг 2 Составитель В,Вертлибдактор В.Данко Техред Л.Олийнык Кор С.Чер каз 1972/47 и открытииушская наб д. 4 оизводственно-полиграфическое предприятие, г.ужгород, ул.Проектная Тираж 673НИИПИ Государственного по делам изобретений13035, Москва, Ж, Р Подписноеомитета ССС