Преобразователь код-временной интервал

(51) 4 Н ОЗ М 1/8 КОМИТЕТ СССРЕНИЙ И ОТКРЫТИИ ГОСУД АРС ТВЕННЫИПО ДЕЛАМ ИЗОБ ЯсвтаеСиоыЮ Сю КтепьСтв 24-24 Ь КОД-ВРЕМЕННОЙ 11 РЕОБРАЗОВАТР ВА 11(57) Изобретениетике и вычислител изе осится к автомай технике и моВ,М.8)идетелОЗМетельсОЗМ 1 ство СССР 82, 1983. во СССР 82, 1983,жет быть использопреобразования имагнии. Цель изобрточности в режиме ано в устроиствах одирования инфортения - повышение рмирования не 6 ИСАНИЕ ИЗОБРЕТЕН3 С)рерывной последовательности имцульсон. Преобразователь содержит элементы И 7, 11, 12, элемент И 11 И 20, КБ-триггер 1, Б-триггер 6, счетчик 8 импульсон, регистры 2, 15, сумматор 1 О, блок 9 сравнения кодов, формирондтель 14 импульсов, блок 17 коррекции. 11 реобраэонатель начинает работу по сигналу ца шине 3 запуска, по которому начинается подсчет импульсов в счетчике 8, При совпадении кодов и счетчике 8 и в сумматоре 10 на выходе 11-триггера б формируются 5865импульсы которые управляю Г работой формирователя 14, который выдает импульс текущего периода цд вход б.1 окд 7, а сигнал раэрешеция суммирования нд входь элементов И 11, 12.Блок 17 коррекции цригц 1 мает рещениена увеличение коля ца выходе сумматоря 1 О цд единицу, согласно заданному алгоритму, что приводит к увеличению длительности текущего периода на один такт и компенсирует накапливающуюся ошибку дискретности,2 з.п. Ф-лы, 2 ил, 1Изобретение относится к автоматике и нычислительной технике и можетбыть использовано в устройствах преобразования и кодирования информации,а также в качестве узла цифровь)хФункциональных преобразователей, например синусоидальных,Целью изобретения является повышение точности в режиме Формированиянепрерывной последовательности импульсов,На Фиг.1 приведена структурнаясхема преобразователя код - временной интервал; на Фиг,2 - временнаядиаграмма,Устройство содержит КБ-триггеррегистр 2, шину 3 запуска, первь 1 е Шины 4 входного кода, шину 5 тактовыхимпульсон, П -триггер 6, элемент Исчетчик 8 импульсов, блок 9 сравнения кодов, сумматор 10, группу элементов И 11, элемент И 12, выходнуюшину 13, формирователь 14 импульсон,регистр 15, вторые пины 16 входногокода, блок 17 коррекции, первые 18 ивторые 19 шины кода числа периодов,элемент ИПИ 20 и шину 21 сброся,В состав формирователя 14 входятсчетчик 22 импульсов, счетный триггер 23, элементы И 24 и 25.В состав блока 17 коррекции входят регистры 26 и 27, сумматоры 28 и29, блоки 30 и 31 сравнения кодов,счетчик 32 периодов, элементы И 33 и34, счетный триггер 35, элемент И36 и дешифратор 37.Сигналом сброса по шине 21 преобразователя обнуляются триггеры 1 б и 23 и счетчики 22 и 8 импульсов при этом в счетчик 8 импульсов записывается число два в двоичном коде. Прохождение тактонь.х импульсов с шины 5 на тактовый вход счетчика 8 блокировано низким потенциалом с выхода триггера 1 д на выходе 3 преобразователя присутствует низкий потенпиал,1 О Ло поступления импульса запускапо шине 3 на вхсдные информационные шины 4, 16 18 и 19 преобразователя подаются от внешнего устройства кодирования коды преобразования, На шины 15 4 входного кода подается код длительности целой части периода (Т ), на входные пины 16 дополнительного кода - код длительности остатка периодд (1 ), таким образом, код дли тельности периода Т равняетсяТ = КТ, + Тгде К - целое число.Пусть, например, К = б. Тогда регистр 15 должен быть трехрдзрядным.В состав группы элементов И 11 должны входить три элемента И. Счетчик22 должен быть построен по схемесчетчика по модулю три.На входные пины 18 и 19 кода числа периодон подаются соответственнокод и числа периодов длительностьюЮ Т и код и, числа периодов длительностью ДС(Т+1) где Д 1: - длительность периода следования тактовыхимпульсов. Общее число периодон преобразования равно и = и + и1В произвольный момент времениприходит сигнал запуска по щице 3, 3 1305865 4при этом информация с входных 1 цин 4, 16, 8 и 19 записывается в соответствующие регистры 2, 15, 26 и 27, счетчик 32 периодов и счетный триггер 35 обнуляются, а на выходе КВ- триггера 1 устанавливается высокий потенциал, который снимает запрет на прохождение тактовых импульсов на тактовый вход счетчика 8 импульсов,которыи начинает считать тактовыеимпульсы.В момент равенства текущего кода счетчика 8 импульсов и кода сумматора 10, н выходе которого присутствует код ТЧ(вторая группа кодов и вход сумматора 10 блокированы низкимпотенциалом с выхода формирователя 14), на выходе блока 9 сравнения появляется высокий потенциал, который поступает на информационный вход - 20 триггера б, выполняющего функцию защиты от помех. Задержка заднего Фронта импульса на выходе В-триггера 6 относительно момента сравнения кодов счетчика 8 импульсов и сумматора 1 О 25 равна двум периодам тактовой частоты, но так как в исходном состоянии в счетчик 8 импульсов записано число дна, то временной интервал между фронтами импульсов на выходе Р-триг-З гера 6 соответствует коду Т . Импульссы с выхода -триггера 6 поступают на первый вход формирователя 14, временная диаграмма работы которого приведена на Фиг.2, где д - импульсы на выходе -триггера 6; К - импульсы на выходе счетного триггера 23; 6 - импульсы на выходе счетчика 22 по модулю три; - импульсы на первом выходе формирователя 14; 3 - импульсы 40 на втором выходе формирователя 14.Импульс с выхода -триггера 6 через элемент ИЛИ 20 обнудяет счетчик 8 импульсов (с записью кода два) и счетчик 8 начинает формировать но вый интервал времени, соответствующий коду Т . Работа схемы повторяется без изменений пока при Формировании шестого интервала времени на первом выходе Формирователя 14, а следова тельно, и на выходной шине 13 не появится высокий потенциал (Фиг.2) и не разблокирует поступления информации на вторую группу входов и вход заема сумматора 10, 55К моменту поступления на второй вход первого элемента И 12 высокого потенциала с выхода Формирователя 14, на его первый вход уже. подана инФормация, характеризующая увеличение длительности периода на один такт (дь). При увеличении длительности текущего периода на один такт на первом входе первого элемента И 12 присутствует высокий потенциал. Чередование периодов с длительностями д Т и д(Т+1) на выходе преобразователя определяется алгоритмомде . Т,если 1) и = 02) (2 п 1)п+) (пф = 2 К+1)3) (2 п с и+) Л (и ф = 2 К)Ж (Т+1) - в противном случае;где Т - длительность текущего периода;пф- номер текущего периода;К - натуральный ряд чисел (К- 0,1,2,),Решение на увеличение длительности периода принимает блок 17 коррекции, который работает следующим образом.В регистрах 26 и 27 хранится кодчисла периодов П и П соответстнен 1но. Первое условие алгоритма реализуется с помощью дешифратора 37, Второе и третье условия реализуются спомощью сумматоров 28 и 29, счетчика32 периодов, счетного триггера 35,блоков 30 и 31 сравнения кодов, элементов И 33, 34 и 36. На сумматорах28 и 29 производится умножение кодови п на два. Счетчик 32 периодоввыполняет номер текущего периода.Счетный триггер 35 определяет четность текущего периода. На блоках30 и 31 сравнения производится сравнение номера текущего периода с кодом удвоенного числа периодов п, иП согласно первым частям второгои третьего условий. Логическое умножение правых и левых частей второгои третьего условий производится напервом и втором элементах И 33 и 34соответственно, выходы которых и выход дешифратора 37 объединены по ИЛИна третьем элементе И 36, Таким образом, информация на выходе блока 17коррекции изменяется по заднему фронту импульса с второго выхода формирователя 4 (фиг,2), При измененииалгоритма чередования периодов длительностью дТ д (Т + 1) возможны изменения н структуре блока17 коррекции, но при этом функции5 305865 блока и его связи с другими элемек -тами остаются неизменны,Таким образом, при формированиишестого интервапа момент сравнениятекущего кода счетчика 8 импульсови кода сумматора 1 О определяется кодом Т + Тот + (1), где наличиеили отсутствие последнего члена определяется алгоритмом чередованияпериодон. Затем по заднему фронтуимпульса сравнения с выхода 0-триггера б на выходе преобразователя устанавливается низкий потенциал( фиг,2 ), что соответствует окончанию формирования очередного периодасогласно входному коду, После окончания импульса на выходе преобразователя автоматически начинается формирование последующих периодов.Работа преобразонателя завершается после формирования последнегои-го периода. Для нового запуска преобразователя необходимо на шины 41 б, 18 и 19 подать новые информационные коды, подать сигнал сбросапо шине 21, а затем сигнал запускапо шине 3.Технико-экономический эффект отиспользования изобретения заключается в повышении точности преобразования в режиме формирования непрерь.вной последовательности импульсов путем компенсации накапливающейся ошибки дискретности, что позволяет довести абсолютную погрешность преобразования до полонины периода тактовых импульсов на любом отрезке времени,целью повышения точности в режимеформирования непрерывной последовательности импульсов, в него введеныэлемент ИЛИ, второй регистр, группа элементов И, блок коррекции, формирователь импульсон и сумматор, выходыкоторого соответственно подключенык вторым входам блока сравнения кодов, первые и вторые информационныевходы - к соответствующим выходам перного регистра и выходам группыэлементов И, а вход заема - к выходувторого элемента И первый вход которого объединен с первыми входамигруппы элементов И подключен к первому выходу формирователя импульсови является выходной шиной, а второйнхо,; второго элемента И соединен свыходом блока коррекции, первые ивторые входы которого являются соответствующими первыми и вторыми шинами кода числа периодов, третий входобъединен с входом разрешения записи второго регистра и является шиной запуска, а четвертый вход подключен квторому выходу формирователя импульсов, первый вход которого объединенс первым входом элемента ИЛИ и подключен к выходу В-триггера, а второйвход объединен с К -входами В-триггера и КЯ-триггера, вторым входомэлемента ИЛИ и является шиной сброса,при этом второй вход первого элементаИ соединен с выходом 1 Б-триггера,выход элемента ИЛИ - с входом устанонки счетчика импульсов, а вторыевходы группы элементов И соединены с соответствующими выходами второго регистра, информационные входы которошинами входного кода,2. Преобразователь по п.1, о т л и ч а ю щ и й с я тем, что формирователь импульсов выполнен на первом и втором элементах И, счетном триггере и счетчике импульсов, счет 1, Преобразователь код - временной интервал, содержащий первый и второй элемент И, счетчик импульсов, счетный вход которого подключен к ны- д 5 ходу первого элемента И, а выходы соединены с соответствующими первыми входами блока сравнения кодов, первый регистр, информационные входы которого являются соответствующими О первыми шинами входного кода, а вход разрешения записи объединен с 8- входом КЯ-триггера и является шиной запуска, и Р-триггер, С-вход которого объединен с первым входом первого элемента И и является шиной тактовых импульсов, а П-вход соединен с выходом блока сравнения кодов, о тл и ч а ю щ и й с я тем, что, с ный вход и вход сброса которого соответственно соединены со счетным входом и входом сброса счетного триггера и являются соответственно первым и вторым входами формирователя импульсов, первым выходом которого является выход первого элемента И,первый вход которого объединен с перным входом второго элемента И и подключен к выходу счетчика импульсов,а второй вхоц соединен с прямым выходом счетного триггера, инверсныйвыход которого соединен с вторым вхоФ о р м у л а и з о б р е т е н и я 4 О го являются соответствующими вторыми1 1) 5 Вб 5 вующим выходам второго регистра, приэтом первые и вторые входы первогосумматора соответственно объединеныи подключены к соответствующим выходам первого регистра, а выходы первого сумматора соответственно соединены с первыми входами первого блока толя импульсов Фиг.2 Составитель В. ВойтовРедактор И. Николайчук Техред В,Кадар Корректор М, Демчик Заказ 14 бб/56 Тираж 902 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раущская наб., д.4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 дом второ о пуемсн ф И, выход которо - го является вторым выходом Мрмирова 3. Преобразователь по и.1, о тл и ч а ю щ и й с я тем, что блок коррекции выполнен на первом и втором сумматорах, счетчике периодов, счетном триггере, первом и втором блоках сравнения кодов, депифраторе, первом, втором и третьем элементах И и первом и втором регистрах, информационные входы которых являются соответствующими первыми и вторыми входами блока коррекции, входы разрешения записи объединены с входами сброса счетчика периодов и счетного триггера и являются третьим входом блока коррекции, выходом которого является выход третьего элемента И, входы которого соответственно соединены с выходами первого и второго элементов И и выходом дещифратора, входы которого соответственно объединены с первыми и вторыми входами второго сумматора и подключены к соответстсравнения кодов, выход которого соединен с первым входом первого элемен та И, а вторые входы соответственнообъединены с первыми входами второгоблока сравнения кодов и подключены ксоответствующим выходам счетчика периодов, счетный вход которого объе динен со счетным входом счетного триггера и является четвертым входом бло -ка коррекции, причем выходы второгосумматора соединены с соответствующими вторыми входами второго блока 20 сравнения кодов, выход которого подключен к первому входу второго элемента И, второй вход которого соединен с инверсным выходом счетноготриггера, прямой выход которого сое динен с вторым входом первого элемента И.