Способ аналого-цифрового преобразователя и устройство для его осуществления

СОЮЗ СОВЕТСКИХСОЩ 4 АЛИСТИЧЕСКИХРЕСПУБЛИК1305 А б 1)4 НО 10 ЗОБРЕТЕНЕТЕЛЬСТВУ САН МУ Св АВТО дости-атого юл.15адиотехнический ин и- шк ы 7(57) Изобретенительной техникезовано для прецрового преобразтения - повышен ОВОГО ПРЕОБ ДЛЯ ЕГО ОСУ ОГО- РОЙС относится к измери может быть испол налого-цифонно ль изобревания,е точно ти аналог ОСУДАРСТВЕКНЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Шляндин В.М, Цифровые измтельные устройства, -М.: Высшала. 1981, с. 38-41,Балакай В.Г. и др. Интегралсхемы АЦП и ЦАП,-М.: Энергия,с. 76-77, рис1-24. цифрового преобразования. Этогается дополнением двухступенчцикла аналого-цифрового преобразования процедурой; вьщеления значениясуммарной систематической ошибки преобразователя и самонастройки без использования эталонного значения, Дополнительная процедура совмещена вовремени с циклом прямого и обратногопреобразования старших разрядов входного сигнала, причем вьщеление суммарной математической ошибки и ее кодирование осуществляет вторая ступеньпреобразователя, а самонастройка производится уравновешиванием вьщеленной ошибки на входе второй ступени.Устройство для реализации способа содержит амплитудный дискретизатор 1,ключ 2, амплитудные анализаторы 3 и7, две группы элементов И 4 и 9, цифроаналоговые преобразователи 5 и 10,регистр 8. 2 з,п. ф-лы, 2 ил,113Изобретение относится к информационно-измерительной технике и может быть использовано в устройствах прецизионного преобразования аналоговых сигналов в код.Цель изобретения - повышение точности преобразования.Способ предусматривает выполнение следующей последовательности операций. После фиксации мгновенного значения входного сигнала в аналоговом дискретизаторе, параллельно, первая и вторая ступени производят прямое преобразование соответствующих сигналовПервая ступень кодирует старшие разряды, вторая - суммарную систематическую ошибку. Во время обратного преобразования старших разрядов производится обратное преобразование систематических ошибок. Получившиеся аналоговые эквиваленты одновременно поступают на вход второй ступени. Младшие разряды кодируются из разностного сигнала, включающего эквивалент старших разрядов, сигнал аналогового дискретизатора и эквивалент систематических ошибок. По окончании кодирования младших разрядов обратные преобразователи приводятся к нулевому значению подачей на их входы нулевых кодов, а к входу второй ступени коммутируется входной сигнал,Таким образом, после фиксации мгновенного значения входного сигнала в анапоговом дискретизаторе на входе второй ступени формируется разностный сигнал, который является Функцией приведенных к входу второй ступени систематических ошибок преобразователя для данного периода преобразования входного сигнала.Введенная процедура позволяет исключить суммарную ошибку амплитудного дискретизатора, суммарную аддитивную ошибку второй ступени аддитивное смещение усилителя разности и смещения амплитудного анализатора), аддитивные ошибки обратных преобразователей старших разрядов и систематических ошибок. Кроме того, компенсируется динамическая ошибка измерения, связанная с тем, что между моментом фиксации мгновенного значения входного сигнала в дискретизаторе и моментом цифрового преобразования суммарной ошибки имеется конечное время, в течение которого входной сигнал может изменяться на некоторую величину, Иными словами преобразова 05848 . 2 5 0 15 20 25 ЗО 35 40 45 50 55 тель измеряет мгновенное значениевходного сигнала, зафиксированное нев момент выборки аналоговым дискретизатором, а в момент кодирования суммарной систематической ошибки.На фиг. 1 представлено устройстводля реализации предложенного способа;на фиг. 2 - временные диаграммы работы устройства.Устройство содержит амплитудныйдискретиэатор 1, ключ 2, последовательно соединенные амплитудный анализатор 3, первую группу элементов И 4,цифроаналоговый преобразователь 5,аналоговый сумматор б, амплитудныйанализатор 7, регистр 8 с инверсиейвыходного кода, вторую группу элементов И 9, цифроаналоговый преобразователь 10,Устройство работает следующим образом,В конце полного периода преобразования (под полным периодом понимается временной интервал между моментамипреобразования кода младших разрядоввходного сигнала амплитудным анализатором 7) в момент времени с, группыэлементов И 4 и 9 закрываются, а ключ2 открывается (Фиг. 2 в, и, д), После выборки мгновенного значения входного сигнала амплитудным дискретизатором 1 в момент времени ь на вход параллельного сумматора б поступаетвходной сигнал, коммутируемы ключом2, выходное напряжение амплитудногодискретизатора 1, выходные напряжения цифроаналоговых преобразователей5 и 10 в этом случае близки к нулю иравны аддитивным ошибкам смещения. Поокончании переходных процессов в цифроаналоговых преобразователях ключа,амплитудном дискретизаторе и аналоговом сумматоре на его выходе появляется сигнал, пропорциональный суммарнойсистематической ошибке, В ее составтакже входит и динамическая ошибкаот изменения входного сигнала междумоментом стробирования аналоговогодискретизатора и моментом стробирования амплитудных анализаторов Зи 7(фиг. 2 е), Интервал времени междуэтими стробирующими импульсами, аследовательно, и величина динамической ошибки определяются динамическимихарактеристиками аналогового дискретизатора и аналогового сумматора.Суммарная ошибка в формализованном виде может бь.ть представлена выражениемБо,= (1 180 ом+Бсй +Бом +Б +Бом где Цв - напряжение входного сигнала; Б - выходное напряжение амплитудноГо дискретизатора 1; 5 Псц - аддитивное смещение цифроана 5 логового преобразователя 5; Бс - аддитивная ошибка аналогово 6 го сумматора б; Ч 1- динамическая ошибка; 10 Цсм 7- аддитив ая ош бка амплитудного анализатора 7. Выразим полную ошибку амплитудного дискретизатора 1 выражениемПоп 1ОхВ момент времени С амплитудные анализаторы 3 и 7 производят преобразование соответственно старших разрядов и суммарной систематической ошибки. Коды, генерируемые амплитудными анализаторами, равны где 0 Боп яАЗоо 1 Лй 7Бкв 2 " 1 к 61 о 2 о ф 50 Пкв"где квант цифроаналогового преобразователя 5;число цифроаналогового преобразователя 5; 55опорное напряжение амплитудного анализатора 7;квант цифроаналогового преобразователя 10," У оаЯА кв 10- цифровое слово старшихразрядов;и - число разрядов амплитудного анализатора 3;Р- целая. часть от Р;Попя - опорное напряжение амплитудного анализатора 3;ш - число разрядов амплитудного анализатора 7;Поп - опорное напряжение амплитудного анализатора 7.ЛА 7Полученный код ошибки переписывается в регистр 8 (фиг. 2 з), ключ 2 40 закрывается (фиг, 2 е), группы элементов И 4 и 9 открываются и цифроаналоговые преобразователи 5 и 10 одновременно формируют соответствующие аналоговые эквиваленты (фиг, 2 г,к). 45 Для обеспечения эквивалентности требуется выполнение условияш - число разрядов цифроаналогового преобразователя 10.При выполнении условия эквивалентности величина компенсирующего сигнала ошибки равна ПБоп 1 2Бо ядтПоги 13 оп дд 1 2+ Ъп Ъл+ сВ момент времени Г (фиг. 2 ж) по окончании переходных процессов производится стробирование амплитудного дискретизатора 7. Введение коррекции в цикл преобразования приводит к компенсации большинства систематических ошибок, при этом методическая ошибка определяется шумомквантования цифроаналогового преобразователя 10. Для компенсации методических погрешностей необходимо, чтобы выделенная ошибка не выходила за пределы шкалы второй ступени,Формула изобретения 1, Способ аналого-цифрового преобразователя, заключающийся в том, что запоминают значение преобразуемого напряжения, преобразуют его в код старших разрядов, осуществляютпреобразование кода старших разрядов в напряжение и вычитают последнее из запомненного значения преобразуемого напряжения, разностное значение напряжения преобразуют в код младших разрядов, о т л и ч а ю щ и й с я тем, что, с целью повышения точности, перед преобразованием запомненного значения преобразуемого напряжения в код старших разрядов вычитают из запомненного значения преобразуемого напряжения его текущее значение,одновременно с преобразованием запомненного преобразуемого напряжения в код старших разрядов преобразуют напряжение разности между запомненным и текущим значениями преобразуемого напряжения в код разности запоминают где- шум квантования цифроаналогового преобразователя 10.Разностный сигнал, из которого формируются младшие разряды5 130584 его, затем одновременно с преобразованием кода старших разрядов в напряжение преобразуют код разности в напряжение разности, а из напряжения разности между запомненным значением преобразуемого напряжения и напряжением, полученным из преобразования кода старших разрядов вычитают напряжение, полученное из преобразования кода разности и полученную раз- Ю ность напряжений используют в качестве разностного значения напряжения при преобразовании его в код младших разрядов,2. Устройство аналого-цифрового преобразования, содержащее первый амплитудный анализатор, вход стробирования которого является первой управляющей шиной, а выход является выхо О дом старших разрядов выходного кода,1 амплитудный дискретизатор, информационный вход которого является шиной преобразуемого напряжения, вход стробирования второй управляющей шиной,а 25 выход соединен с первым входом анало" гового сумматора, второй вход которого подключен к выходу первого цифроаналогового преобразователя, а выход - к информационному входу второго ам- ЗО плитудного анализатора, вход стробирования которого является третьей управляющей шиной, а выход является выходом младших разрядов выходного кода, о т л и ч а ю щ е е с я тем, З 5 что, с целью повышения точности превобразования, в него введены две группы элементов И соответственно по количеству старших и младших разрядоввыходного кода, регистр с инверсиейвыходного кода, второй цифроаналоговый преобразователь и ключ, информационный вход которого является шинойпреобразуемого напряжения, а выходподключен к третьему входу аналогового сумматора, а управляющий вход является четвертой управляющей шиной,выходы разрядов первого амплитудногоанализатора соединены с первыми входами соответствующих элементов И первой группы, вторые входы которых объединены и являются пятой управляющейшиной, а выходы подключены к соответствующим входам первого цифроаналого"вого преобразователя, вход стробирования которого является управляющейшестой шиной, выходы второго амплитудного анализатора соединены с соответствующими входами регистра с инверсией выходного кода, вход строби"рования которого является седьмой уп"равляющей шиной, а выходы соединеныс первыми входами соответствуюших элементов И второй группы, вторые входыкоторых объединены и являются восьмойуправляющей шиной, а выходы через второй цифроаналоговый преобразовательподключены к четвертому входу аналогового сумматора, а информационныйвход первого амплитудного аналиэато"ра соединен с шиной преобразуемогонапряжения.