Устройство для измерения амплитуды синусоидального сигнала

(5 Р 4 С О 1 К 19/ Дке,ИСАНИЕ ИЗОБРЕТЕНИ а ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИИ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРНу 1045142, кл, С 01 К 19/04, 1982.(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ АМПЛИТУДЫ СИНУСОИДАЛЬНОГО СИГНАЛА(57) Изобретение относится к измерительной технике и может быть использовано для измерения амплитуды синусоидального напряжения, имеющего постоянную составляющую. Цель изобретения - повьппение точности измерения,быстродействия и помехозащищенностидостигается путем оптимизации режимаработы компаратора и автоматического применения тактовои частоты при изменяющихся параметрах входного сигнала.Для этого в устройство введены блок10 управления делителем и управляемый делитель 11 частоты, Кроме того,устройство содержит компаратор 1,распределитель 2 импульсов, счетчики3 и 4 импульсов, генератор 5 импульсов, удвоитель 6 частоты, узел 7сравнения кодов, квантователь 8, источник 9 опорного напряжения, содержащий усилитель-ограничитель 12, интегратор 13, фильтр 14 низких частот.В состав распределителя 2 входят инвертор 15 и триггер 16. Блок 10 содержит инвертор 17, триггер 18, элеФменты И-НЕ 19, 20 и 21, реверсивнййсчетчик 22 импульсов и дешифратор 23. Щ3 з.п. ф-лы, 2 ил.302203 55 Изобретение относится к цифровойизмерительной технике, а именно кустройствам измерения параметров сигналов, и может быть использовано дляизмерения амплитуды синусоидальногонапряжения, имеющего постоянную составляющую,Цель изобретения - повышение точности измерений, быстродействия и по Омехозащищенности за счет оптимизациирежима работы компаратора и автоматического применения тактовой частотыпри изменяющихся параметрах входногосигнала.15На фиг. приведена схема устройства для измерения амплитуды синусоидального сигнала; на фиг.2 - временные диаграммы работы устройства.Предлагаемое устройство содержиткомпаратор 1, распределитель 2 импульсов, первый 3 и второй 4 счетчики импульсов, генератор 5 импульсов,удвоитель 6 частоты, узел 7 сравнения кодов, квантователь 8, источник9 опорного напряжения, блок 1 О управления делителем и управляемый делитель 11 частоты. Источник 9 опорногонапряжения содержит усилитель-ограничитель 12, интегратор 13, фильтр 14низких частот. Распределитель 2 импульсов содержит инвертор 15 и триггер 16. Блок 1 О управления делителемсодержит инвертор 17, триггер 18,первый 19, второй 20 и третий 21 элементы И-НЕ, реверсивный счетчик 22импульсов и дешифратор 23.Компаратор 1 подключен одним входом к входной шине и к входу квантователя 8, другим - к выходу источника 9 опорного напряжения, а выходом -к первому входу распределителя 2 импульсов, первый и второй выходы которого подключены к входам первого 3и второго 4 счетчиков импульсов соответственно, другие входы которых соединены соответственно с входом ивыходом удвоителя 6 частоты, а выходы - с входами узла 7 сравнения кодов, выход которого соединен с вторым входом квантователя 8, выход которого соединен с выходной шиной,выход управляемого делителя 11 частоты .подключен к входу удвоителя 6 частоты, а входы - к выходу генератора5 импульсов и выходу блока 10 управления делителем, первым и вторым входами соединенного с выходами первогосчетчика 3 импульсов и узла 7 сравнения кодов, выход которого соединен с входами обнуления первого 3 и второго 4 счетчиков импульсов и вторым входом распределителя 2 импульсов, выход компаратора 1 соединен с входом источника 9 опорного напряжения.Выход фильтра 14 низких частот соединен с выходом источника 9 опорного напряжения, вход которого соединен с входом усилителя-ограничителя 12, выход которого соединен с входом интегратора 13, выход которого соединен с входом фильтра 14 низких частот. Вход и выход инвертора 15 подключены к первому входу и выходу распределителя 2 импульсов соответственно, первый, второй и третий входы триггера 16 соответственно соединеныс общей шиной, первым и вторым входами распределителя 2 импульсов, а выход - с вторым внходом распределителя 2 импульсов. Выход инвертора 17 подключен к второму входу триггера 18 и первому входу первого элемента И-НЕ 19, а вход - к первому входу блока 1 О управления делителем, один вход второго элемента И-НЕ 20 соединен с выходом триггера 18 и вторым входом первого элемента И-НЕ 19, другой вход - с третьим входом первого элемента И-НЕ, выходом третьего элемента И-НЕ 21 и вычитающим входом реверсивного счетчика 22 импульсов, а выход - с входом третьего элемента И-НЕ 21, другой вход которого соединен с третьим входом триггера 18, вторым входом блока 10 управления делителем и четвертым входом первого элемента И-НЕ 19, выход которого соединен с суммирующим входом реверсивного счетчика 22 импульсов, выход которого через дешифратор 23 соединен с выходом блока 1 О управления делителем, а первый вход триггера 18 подключен к шине логической "1".На временных диаграммах ( фиг.2) обозначены: а - входной сигнал; б - сигнал на выходе компаратора; в - сигнал на выходе инвертора; г - сигнал на выходе триггера распределителя импульсов; д - сигнал на выходе узла сравнения кодов; е - сигнал на выходе триггера блока управления делителем; ж - сигнал на выходе элемента И-НЕ.Устройство работает следующим образом.Принцип формирования выходного сигнала компаратора 1 следующий, Для того, чтобы компаратор работал с максимальной точностью и помехозащищенностью, необходимо, чтобы он переклю чался в моменты времени, когда входной сигнал имеет максимальную скорость изменения.Для исключения влияния напряжения смещения компаратора 1 и постоянной составляющей входного сигнала на работу компаратора 1 с его выхода на вход заведена обратная связь по скважности его выходного сигнала. Она действует таким образом, чтобы поддержи вать на выходе компаратора 1 скважность сигнала, равной 2. Вместе с тем скважность выходного сигнала компаратора равна 2 только в том случае, когда напряжение смещения компарато ра и постоянной составляющей входного сигнала полностью скомпенсированы. Эту компенсацию осуществляет отрицательная обратная связь по скважности сигнала. Усилитель-ограничитель 12/преобразует выходной сигнал компаратора 1 так, что амплитуды положительных и отрицательных полуволн его выходного сигнала одинаковы, Интегратор 13, интегрируя этот сигнал, изменяет свое напряжение таким образом, чтобы скомпенсировать постоянную составляющую входного сигнала и напряжение смещениякомпаратора 1. Фильтр 14 низких частот служит для подавле- .35 ния пульсаций выходного сигнала интегратора 13.Таким образом производится формирование выходного сигнала компаратора 1.40Установка частоты, поступающей на счетчики 3 и 4, производится следующим образом. Перед циклом измерения счетчики 3 и 4 обнулены, триггеры 18 и 16 находятся в нулевом и еди ничном состояниях соответственно, сигнал на выходе узла 7 сравнения ко. дов равен нулю, Частота на входах счетчика 3 такова, что при измерении счетчик 3 входит в переполнение.50В момент временипо переходу спадающего входного напряжения через нуль компаратор 1 вырабатывает на своем выходе сигнал логического "0", который проходит через инвертор 1555 и запускает счетчик 3. В некоторый момент временипроисходит переполнение счетчика 3, триггер 18 переходит в единичноесостояние, на его инверсном выходе - сигнал логическо 1 О 1В момент времени г. по переходунарастающего напряженйя на вхоце устройства через нуль напряжение на выходе компаратора 1 становится равнымлогической "1". Счетчик 3 останавливается. Триггер 16 переходит в нулевое состояние и разрешает счет счетчику 4. В некоторый момент времениг.коды на выходах счетчиков 3 и 4становятся одинаковыми и узел 7 сравнения кодов вырабатывает импульс, который переводит триггеры 16 и 18 вединичное и нулевое состояния соответственно, счетчики 3 и 4 обнуляются. Одновременно через формировательимпульсов на элементах И-НЕ 21 и 20проходит импульс, уменьшающий код навыходе реверсивного счетчика 22. Дешифратор 23 дешифрирует этот код иувеличивает коэффициент деления управляемого делителя 11 частоты. Частота сигнала, поступающего на входысчетчиков 3 и 4, уменьшается. Процесс повторяется до тех пор, покасчетчик 3 прекратит входить в переполнение,При недогрузке счетчика 3 происходит аналогичный процесс. При этоманализируется старший разряд его кода элементом И-НЕ 1.9: если он равеннулю, то сигналы узла 7 сравненияЪкодов, проходя через элемент 19, такизменяют состояние счетчика 22, дешифратора 23, управляемого делителя11 частоты, чтобы старший разрядсчетчика 3 в конце счета при перепаде нарастающего входного напряжениячерез нуль был равен логической "1".Таким образом производится установка тактовой частоты,Процесс измерения амплитуды входного сигнала производится следующимобразом. Предположим, что схемы формирования выходного сигнала компаратора и тактовой частоты работают вустановившемся режиме, входной сигнал не имеет, постоянной составляющей.В начальном состоянии счетчики 3 и 4обнулены, триггер 16 - в единичномсостоянии.В момент времени Т по переходуспадающего входного напряжения черезнуль компаратор 1 вырабатывает насвоем выходе сигнал логического 0,счетчик 3 запускается и подсчитываетЪимпульсы, приходящие с управляемого делителя 11 частоты,В момент времени С при переходе нарастающего входного напряжения через нуль на выходе компаратора 1 5 появляется сигнал логической "1" Счетчик 3 останавливается, на его выходах - код, соответствующий половине периода входного сигнала. Одновременно триггер 16 изменяет свое состояние и счетчик 4 начинает подсчитывать импульсы, приходящие с выхода удвоителя 6 частоты.В момент времени 1 коды на выхо 115 дах счетчиков 3 и 4 сравняются и узел 7 сравнения кодов вырабатывает импульс, который обнуляет счетчики 3 и 4, переводит триггер 16 в единичное состояние, запрещающее счет счетчику 4Одновременно по этому импульсу, точно соответствующему моменту времени, когда входной сигнал находится в экстремуме, квантователем 8 производится кватование этого сигна 25 ла. Схема готова к очередному измерению, которое начинается в момент времени САналогично производятся измерения прн наличии постоянной составляющей во входном сигнале и изменении его параметровИзмерение производится не раз в два периода, а в каждый период входного сигнала. При этом быстродействие увеличивается в два раза. 35Предлагаемое устройство обладает большей точностью, помехозащищенностью и большим быстродействием, позволяет автоматизировать процесс измерения и производить измерения при непреввно меняющихся параметрах измеряемого сигнала. Формула изобретения451. Устройство для измерения амплитуды синусоидального сигнала, содержащее распределитель импульсов, первый и второй счетчики импульсов, генератор импульсов, удвоитель частоты, узел сравнения кодов, квантователь, источник опорного напряжения и компаратор, один вход которого подключен к входу квантователя и входной шине, другой - к выходу источника опорного55 напряжения, а выход - к первому входу распределителя импульсов, первый и второй выходы которого подключены к входам первого и второго счетчиков импульсов соответственно, другие входы которых соединены соответственно с входом и выходом удвоителячастоты, а выходы - с входами узла сравнения кодов, выход которого соединен с вторым входом квантователя, выход которого соединен с выходной шиной устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности измерений, .быстродействия и помехозащищенности, в него введены блок управления делителем и управляемый делитель частоты, выход которого подключен к входу удвоителя частоты, а входы - к выходу генератора импульсов и выходу блока управления делителем, первый и второй входы которого соединены с выходами первого счетчика импульсов и узла сравнения кодов, выход которого соединен с входами обнуления первого и второго счетчиков импульсов и вторым входом распределителя импульсов, выход компаратора соединен с входом источника опорного напряжения.2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что распределитель импульсов содержит триггер и инвертор, вход и выход которого соединен с первыми входом и выходом распределителя импульсов, соответственно, первый, второй и третий входы триггера соединены с общей шиной, первым и вторым входами распределителя импульсов, а выход - с вторым выходом распределителя импульсов.3, Устройство по п.1, о т л и - ч а ю щ е е с я тем, что источник опорного напряжения содержит последовательно соединенные усилитель-ог-, раничитель, интегратор, фильтр низких частот, выход которого соединен с выходом источника опорного напряжения, вход которого соединен с входом усилителя-ограничителя.4. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок управ 1ления делителем содержит триггер, первый, второй и третий элементы ИНЕ, реверсивный счетчик импульсов, дешифратор и второй инвертор, выходом подключенный к второму входу триггера и первому входу первого элемента И-НЕ, а входом - к первому входу блока управления делителем, один вход второго элемента И-НЕ соединен с выходом триггера и вторымоставитель А.Мороехред И,Попович Тупица едакт орректор Н.Коро аз 1213/4 Тираж 731 Государственного комитета елам изобретений и открыти Москва, Ж, Раушская нПо СР ное НИИПИ 130 ческое предприятие, г, Ужгород, ул. Проектная, 4 изводственно-пол входом первого элемента И-НЕ, другой вход - с третьим входом первого эле 1 мента И-НЕ, выходом третьего элемента И-НЕ и вычитающим входом реверсивного счетчика импульсов, а выход - с 5 входом третьего элемента И-НЕ, другой вход которого соединен с третьим входом триггера, вторым входом блока управления делителем и четвертым входом первого элемента И-НЕ, выход которого соединен с суммирующим входомреверсивного счетчика импульсов, выход которого через дешифратор соединен с выходом блока управления делителем, первый вход триггера подключен к шине логической "1".