Цифровой синтезатор изменяющейся частоты

(50 ЫПБД,1,:1 ТЕЛЬЦАХ ВУ да на- четчик ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(54) ЦИФРОВОЙ СИНТЕЗАТОР ИЗМЕНЯЮЩЕЙСЯ ЧАСТОТЫ(57) Изобретение относится к радио-,технике и обеспечивает формированиепроизвольных законов изменения выходной частоты. Цифровой синтезатор содержит датчик 1 кода длительностисигнала, делители частоты с переменным коэф. деления (ДПКД) 2, 12, датчик 3 кода диапазона частоты, делители частоты с дробно-переменнымкоэф.деления 4, 7, датчик 5 кочальной частоты, реверсивный с1298836 6, счетчик 8 приращения фазы, вычислитель 9 амплитуд, ЦАП 10, задающийгенератор 11, счетчик 13, блоки памяти (БП) 14, 16, датчик 15 адресафункции, делитель частоты 17. С помощью датчиков 1, 3, 5, 5 устанавливаются соотв. необходимые значения.Каждому линейному участку аппроксимации выбранной функции изменениячастоты, записанной в БП 14, 1 о, со-.ответствует свой коэф.деления на управляющих входах ДПКД 12. Коэф. деления на управляющих входах ДПКД 12 Изобретение относится к радиотехнике и может быть использовано дляполучения изменяющейся по произволь-ному закону частоты в различных системах связи, гидролокации и в измерительной технике.оЦель изобретения - формированиепроизвольных законов изменения выходной частоты,На чертеже представлена структур 10ная электрическая схема цифровогосинтезатора изменяющейся частоты.Цифровой синтезатор изменяющейсячастоты содержит датчик 1 кода длительности сигнала, первый делитель 2 .15частоты с переменным коэффициентомделения (ДПКД), датчик 3 кода диапазона частоты, первый делитель 4 частоты с дробно-переменным коэффициентом деления (ДЦПКД), датчик 5 кода20начальной частоты, реверсивный счетчик б, второй ДДПКД 7, счетчик 8 приращения фазы, вычислитель 9 амплитуд,цифроаналоговый преобразователь (ЦАП) 21 О, задающий генератор 11, второйДПКД 12, счетчик 13, первый блок 14памяти, датчик 15 адреса Функции,второй блок 16 памяти, делитель 17частоты,Цифровой синтезатор изменяющейсячастоты работает следующим образом.С помощью датчика 1 кода длительности, датчика 3 кода диапазона, дат.чика 5 кода начальной частоты и датчика 15 адреса функции устанавливаютсоответственно необходимые значениядлительности сигнала , , диапазона изменяются через определенное кол-воимпульсов на входе счетчика 13, Смена кода на адресных входах БП 14, 16через постоянное число импульсов обе -спечивает аппроксимацию функции линейными участками с равномерным разбиением во времени и, в общем случае,неравномерным разбиением по частоте.Полное заполнение счетчика 8 соответствует отсчету периода 23 синусоидывыходной частоты синтезатора. Вычислитель 9 преобразует значения фазыв цифровые значения амплитуды. 1 ил. 2изменения частоты О, начальной частоты Й, требуемую функцию изменения частоты иэ набора занесенных в первый 14 и второй 16 блоки памяти,Импульсы с выхода второго ДПКД 12 поступают на вход первого ДДПКД 4,йимеющего емкость 2 . Каждому д-му ли- нейному участку аппроксимации выбранной функции изменения частоты соответствует коэффициент деления К на управляющих входах второго ДПКД 12. Емкость счетчика 13 целесообразно выбирать равной емкости первого ДЦПКД 4, т.е, равной 2 . Тогда коэффициенты К,; на управляющих входах второго ДПКД 12 будут изменяться че 1-Ррез каждые 2 импульсов на выходе счетчика 13. Смена кода на адресных входах первого 14 и второго 16 блоков памяти через постоянное число импульсов 2 обеспечивает в устройстве аппроксимацию функции линейными участками с равномерным разбиением по времени на д.=Т /2 и в общем случае неравномерным разбиением по частоте на ьП; . Длительность отрабатываемого сигналаопределяется по формуле-,= 1 т,к,к,где 2 - емкость счетчика 13;тд - период частоты ГЗК - коэффициент делейия первогоДПКД 2;К, - коэффициент деления делителя 17 частоты.12 98836 30 Таким образом, смена коэффициентове-Р Косуществляется через 2 К Ю 17 импульсоа выходной частоты первого ДПКД 2.Длительность интервала разбиения м можно определить каке-ь 7=2 ТКК- анЗа время - ь на выход второго ДПКД 12 поступает количество импуль- сов 1.- Ри., = 2 К /К,Коэффициенты К 2 и К, определяютсяследующим образом:л.е (. 1,К =о К191 АО; 11 0.где о 1. - коэффициент пропорциональнасти,Учитывая, что 7,= 2е 1 аО;1И, = 212 0На выход второго ДПКД 12 за время ,поступает количество импульсов2И =, И, = - - 1 ь 0а 2 ,; 0:1На выход первого ДДПКД 4 за времяпоступает количество импульсовСРИ =И К/2 =- Ы 1К1% 4 0=1 и, прйнимая во внимание, что датчиком 3 кода диапазона записывается впервый ДДПКД 4 код К , численно равУный девиации О, имеем352И = 1 д О,1.сТаким образом, в первый блок 14памяти записываются коэффициентыК 2;1= й а(1 Ь Э;1, а на выход первого ДДПКД 4 за времяпоступает2А Э импульсов, что соответству 1=1ет отработке суммы модулей приращений девиаций ьП; за времяВ реверсивном счетчике 6 код частоты Я за времяизменяется от своего начального до конечного значениясо скоростью поступления импульсов наего счетный вход и знаков приращения50на входе реверса. Функция изменениярезультирующего кода на выходе реверсивного счетчика 6 соответствует линейно-ступенчатой аппроксимации произвольной функции изменения выходной55 частоты.Отработка участков м с нулевымприращением девиации (участок тональ 4ного сигнала) обеспечивается подачей запрещающего сигнала на управляющий вход второго ДПКД 12 с первого выхода второго блока 16 памяти.Импульсы частоты синхронизации Е, поступают с второго выхода задающего генератора 1 на тактовый вход второго ДДПКД 7 емкостью 2 ", частота на выходе которого Г =Е Я/2". Счетчик 8Оприращения фазы емкостью 2 подсчитывает число импульсов, поступаюших на его вход, полное заполнение счетчика 8 приращения фазы соответствует отчету периода 2 Ъ синусоиды выходной частоты Зу синтезатора.Вычислитель 9 преобразует непрерывно нарастающие. числа счетчика 8 приращения фазы и текущие цифровые значения амплитуды, которые преобразуются 5 П 10 в непрерывный выходной сигнал частотойьь =/2 =О/2 Соответственно определяются начальная Я , конечная еЕ верхняяапачконЯз и нижняя Явыходные частоты.Разрядность Р счетчика 13 и целочисленные коэффициенты К выбирают 1 Р 1ся из условий обеспечения необходимой точности аппроксимации исходнойфункции изменения частоты, Чем больше Р и К . тем больше участков аппроксимации и точнее границы их смены по отношению к исходной кривой изменения частоты,Коэффициент К можно вычислить,11например, из условия получения минимальной длительности в = ,1 к:К= 2 а.мгде-одновременно является и дйскретом приращения длительности выходного сигнала.Емкость 2 первого ДЦПКД 4 опрееделяется желаемой верхней границеймножества 8разности между верхними нижним значениями выходных частоти при условии, что численно Е =22 е =Яцр Бн-Емкость 2 второго ДДПКД 7 определяется исходя из требуемого шага дискретности приращения частоты, равнойминимальной выходкой частоте, Хп +Пмич=Г /2При этом величина ш, какправило, берется равной 6-8 для обеспечения требуемой спектральной частоты сигнала на выходе ЦАП 10.Коэффициенты К с коэффициентомК,. связаны выражениями12988РК . = К12 1 17 2 ьР;У К, = а ЕЗЛ.К Р121 2 Ю.1:1 1:1 15 Следовательно, если все б Р равны между собой по модулю и знаку, то ( К;/ = К, , т.е. имеем частный случай синтеза линейного частотно-модулированного сигнала с возрастающей 1 О2 1 ч ) у щ ( 12 текущей выходной частотой. Случай, когда ьР; не равны между собой, но имеют оринаковые значения приращения,2 15 т. е.ь Р;1 = Р, соответствует монотонной функции изменения выходной частоты. Наконец, ели еР; отличаются между собой по знаку и модулю,Р 20 т.е., 16 В;1) Р, имеем случай произ:1вольной функции изменения выходной частоты.После отработки функции сигнал с25 выхода переполнения счетчика 13 обеспечивает установку реверсивного счетчика 6 в исходное состояние по входу предварительной установки, тем самым обеспечивается при необходимости периодическое повторение произвольной Функции изменения выходной частоты,В качестве счетчика 8 приращения фазы используется двоичный счетчик, емкость которого равна числу отсчетов синусоидальной функции на период, В 35 простейшем случае вычислитель 9 - это блок памяти, в который записаны выборки амплитуды синусоидального сигнала в пределах периода, или преоб-. разователь кодов по квадрантам с блоком памяти выборок амплитуды в пределах одного квадранта.гВ качествезадающего генератора 11 может быть использован, например, кварцевый генератор с двумя делителями с постоянными коэффициентами деления, обеспечивающими выходные частоты Г и 1В блок 14 памяти заносятся целочисленные коэффициенты отношений котангенсов угловнаклона линейных1участков аппроксимации произвольной Функции изменения выходной частоты во времени в пределах диапазона ее изменения. Число линейных участков аппроксимации ограничено, поэтому избыток объема памяти используется для занесения коэффициентов ряда необхо 36 6димых функций, что обеспечивает оперативную их смену датчиком 15 адреса функции. Например, при использовании ПЗУ па 256 слов в блок 14 памяти можно занести 16 функций, аппроксимированных 16 линейными участками,В блок 16 памяти по первому выходу заносится код управлейия, который обеспечивает. зайрет работы второго ДПКД 12, а следовательно, и всего тракта формирования кода изменения частоты во время отработки горизонтального участка аппроксимирующейкривой изменения частоты. По второму выходу блока 16 памяти заносится код управления, обеспечивающий управление реверсом реверсивного счетчика 6 при отработке возрастающего или убывающего участка аппроксимирующей кривойизменения частоты.Датчики кода, длительности, кода диапазона, кода начальной частоты, адреса функции 1, 3, 5 и 15 соответственно выполнены на базе декадных переключателей, но могут быть выполнены на основе любых коммутационных элементов.Счетчик 13 - это двоичный счетчик. Число старших разрядов Р счетчика 13, соединенных с первым 14 и вторым 16 блоками памяти, определяется количеством линейных участков аппроксимируемой Функции (при 16 линейных участках Р=4). Делитель 17 частоты выполнен на основе пересчетной схемы с постоянным коэффициентом, пересчета.На основе пересчетных схем также выполнены первый 2 и второй 12 ДПКД например, на основе суммирующих или вычитающих счетчиков с управляемым сбросом в исходное состояние. Входная частота делится на целостн 1 й коэффициент деления, занесенный на управляющие входы. На базе накапливающего сумматора сиспользованием выхода по переполнениюСили преобразователей код - частота :двыполнены первый 4 и второй 7 ДДПКД,выходная частота которых определяется как произведение входной частотына отношение числа (кода), занесенного на управляющие входы, к емкостиделителя,Реверсивный счетчик 6 выполнен посчетной схеме, имеющей управляющиевходы реверса и предустановки (параллельной записи)Заказ 894/55 Тираж 902 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д,4/5Производственно-полиграфическое предприятие,г.ужгород,ул.Проектная,4 В предлагаемом цифровом синтезаторе изменяющейся частоты за счет введения второго блока памяти и делителя частоты возможно получение произвольной с одним или более экстре мумами функции изменения выходной частоты, в том числе и монотонной, как частный случай. Указанное преимущество позволяет расширить функциональные возможности цифрового синтезатора изменяющейся частоты. Формула изобретения Цифровой синтезатор изменяющейся .частоты, содержащий последовательно соединенные датчик кода длительности сигнала, первый делитель частоты с переменным коэффициентом деления,с второй делитель частоты с перемен ным коэффициентом деления, первый делитель частоты с дробно-переменным коэффициентом деления, реверсивный счетчик, второй делитель частоты с дробно-переменным коэффициентом деления, счетчик приращения фазы, вычислитель амплитуд и цифроаналсРговый преобразователь, задающий генератор, первый и второй выходы которого соединены соответственно с тактовым вхо дом первого делителя частоты с переменным коэффициентом деления и тактовым входом второго делителя частоты с дробно-переменным коэффициентом деления, а также датчик кода диапазона 35 частот, поразрядные выходы которого подключены к установочным входам первого делителя частоты с дробно-переменным коэффициентом деления, датчиккода начальной частоты, поразрядныевыходы которого подключены к соответствующим установочным входам реверсивного счетчика, последовательносоединенные датчик адреса функции ипервый блок памяти, счетчик, выходразряда переполнения которого подключен к входу предварительной установки реверсивного счетчика, а выходыстарших разрядов счетчика соединеныс второй группой входов первого блока памяти, а поразрядные выходы первого блока памяти подключены к соответствующим установочным входам второго делителя частоты с переменнымкоэффициентом деления, о т л и ч а -ю щ и й с я тем, что, .с целью формирования произвольных законов изменения выходной частоты, введены второйблок памяти и делитель частоты, тактовый вход которого соединен с выходом первого делителя частоты с переменным коэффициентом деления, а выход делителя частоты подключен к входу счетчика, при этом первый и второйвыходы второго блока памяти соединены соответственно с управляющим входом второго делителя частоты с переменным коэффициентом деления и с входом управления реверсом реверсивногосчетчика, при этом первая группа входов второго блока памяти соединена ссоответствующими поразрядными выходами датчика адреса функции, а втораягруппа входов второго блока памятиподключена к соответствующим выходамстарших разрядовсчетчика.